北理工自动化复试微机原理-第四章.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
北理工自动化复试微机原理-第四章

第四章 微 处 理 器 微型计算机系统概述 微型计算机总线系统 数据总线 DB 地址总线 AB 控制总线 CB 地 址 总 线 控 制 总 线 微处理器的功能 计算功能 ~加法及移位运算 ~多位加法移位 ~以加法与移位为基础的多种算术逻辑运算速度快,以8086为例 主频为5M 一条指令平均周期为 T = 1/5M = 0.000 000 2 S 多位加法移位 计算机能存储和计算的数据为 n 位则称其为 n 位机 Z80存储计算 8 位数据---- 8 位机 8086存储计算 16 位数据---- 16 位机 386、486、Pentium等机型一般存储计算的数据都是32位称为32位机而Pentium又存在特殊:与内存机连的数据线为64位 控制功能 主要内部存储运算外部与其他芯片进行协调 保存少量的数据的功能 一般由8位、16位的锁存器的下降沿锁存,保存若干重要的正在使用的数据 微处理器的组成 由算术逻辑单元(ALU) 、寄存器阵列、控制单元和片内总线组成,是计算机系统的核心,一般由大规模集成电路构成 8086/8088 CPU 的结构 BIU与EU的动作管理 (二)与传统CPU的不同(图示) (三) 8086动作管理 总线接口和执行部件的动作管理 总线接口部件(BIU)和执行部件(EU) 的动作管理原则: 8086/8088物理地址的计算 执行部件 (E U) 总线接口部件(BIU) BIU负责与存储器、I/O端口传送数据。 即8086/8088 CPU与存储器之间的信息传送,都是由BIU进行的。具体地说,即BIU负责从内存的指定部分取出指令,送到指令流队列中排队;在执行指令是所需的操作数,也由BIU从内存的指定区域取出,传送给EU部分去执行。 EU部分负责指令的执行。 专用寄存器-指针寄存器 专用寄存器-变址指针寄存器 通用寄存器 AX累加器 堆栈指针 寄存器(二) 指令指针 状态标志 指令队列缓冲器 它有六个字节,预取指令队列,提高CPU效率。 存储器的结构 存储器的分段 存储器的分段 5.一个程序可以(同时)使用四个段,CPU记录其段地址与段寄存器 8086/8088物理地址的计算 堆 栈 以子程序调用为例来说明:在主程序中往往要调用子程序或要处理中断,这时就要暂时停下主程序的执行,转去执行子程序(或中断服务程序)。此时机器必须保留的值应有: 堆 栈(续一) 堆 栈(续二) 8086总线的工作周期 8086/8088 CPU 的引脚信号和工作模式 8086/8088 CPU 的工作模式 CPU的引脚信号和功能 CPU的引脚信号和功能 最小工作模式的典型配置 8282锁存器与8086的连接 8086读操作时序 思考题 1,在CPU读操作中,CPU何时完成数据的读取? 软件中断 软件中断是CPU根据软件中的某条指令或软件对标记寄存器中某个标志的设置而产生的中断。 进入中断时,不需要执行中断响应周期,也不从数据总线读取中断类型码,不受中断允许标志位IF的影响,但是和TF的状态有关(只有TF为1才执行单步中断)。 硬件中断 定义:外部硬件产生的中断叫做硬件中断,也叫外部中断。 类别: 非屏蔽中断NMI:通过CPU的NMI引脚接入,不受IF(中断允许标志位)的影响。但是系统内只有一个非屏蔽中断。 可屏蔽中断INTR:通过CPU的INTR引脚接入,只有IF为一是中断请求才能进入。在中断控制器(如8259A)的配合下,一个系统可以有几十个可屏蔽中断。 中断向量和中断向量表 中断向量 是中断子程序的入口地址,每个中断类型对应一个中断向量。它和断点不同。所谓断点 就是指响应中断时,主程序中当前指令下面的一个指令地址。 中断向量表 是指根据中断类型和中断服务子程序对应关系建立的列表。具体来说,就是把内存中0段的0000-03FFH区域设置为一个中断向量表。每一个中断向量占4个存储单元。前两个单元存放中断子程序入口地址的偏移量(IP),后两个单元存放中断子程序入口地址的段地址(CS)。 可屏蔽中断的响应过程 中断响应总线周期 中断响应总线时序 8086/8088中断响应流程 举例 最小工作模式下的总线请求 当一个系统中具有多个总线主控模块时,CPU以外的其他总线主控模块为了获得对总线的控制,需要向CPU发出请求信号,CPU要发出相应的应答信号。8086、8088为此提供了一对专门的总线控制联络信号HOLD(总线保持信号)和HLDA(总线保持回答信号)。 如果CPU检测到HOLD处于高电平状态,并允许让出总线,就会发出HLDA信号,从而把总线让给发出请求的设备,直到该设备HOLD信号变为低电平,CPU才收回总线控制权。 总线请求/保持相应时序

文档评论(0)

shujukd + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档