纠错LDPC[baky].pptVIP

LDPC码H矩阵的任意两列间至多只能有一个‘1’在 同一行。这是因为：两个“1”在同行将导致Tanner图上的一个4节闭环(4-cycle),如图所示 H= 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 1 0 1 1 0 0 1 0 0 1 0 0 1 校验节点(行） f0 f1 f2 f3 fj ci 比特节点(列) c0 c1 c2 c3 c4 c5 c6 c7 ... ... ... ... 比特节点 校验节点 二分图中存在最小长度为6的环，码的最小距离有可能为3，纠错能力小于2 。 在构码时，如何消除短长度环，提高环的平均长度是需要着重考虑的问题。 为了定量研究二分图中的环，引入了术语“girth”（围长）。二分图girth指图中最短闭环的围长。例如：某个二分图有长度为6、8、10、12和长度更长的圈，其中最短者为6，则该二分图的girth为6。 全图有全图的girth，节点也有节点的girth。某节点的girth(the girth at node ) 指经过节点的最短闭环的围长。例如，经过某节点有长度为8、10、12和更长的环，则该节点的girth为8。 定义比特节点girth的分布（girth distribution）等于girth为某值的比特节点占整个变量节点的比例，即 g( l )= 围长为l的比特节点数/比特节点总数 这里，l =2,4,…,lm , l 一定是偶数，最大值是lm 。 定义girth的平均值为 ， 编码研究很大一部分在于如何取得高girth值。 LDPC码校验矩阵的构造方法 Gallager的构造方法 MacKay的构造方法 超轻（Urltra-Light）构造法 非正则码的构造 LDPC码的译码 Message Passing 算法 BSC信道译码 软判决译码 BEC信道译码 并行译码算法 基于迭代可靠性的译码算法 LDPC码的实现 LDPC码可以用DSP，FPGA，模拟的VLSI和ASIC等硬件来实现，有很多文献都谈到了这些实现方案。其中，Flarion公司[20]开发了LDPC编码/译码产品，称为Vector-LDPC。采用FPGA实现，主频100MHz，码率0.9，编码器利用64k逻辑门和13kB存储器时，用户数据速率可以达到1.9Gbps；译码器使用320k逻辑门和38kB存储器时，用户数据速率为384Mbps。采用ASIC实现，译码器可工作在10Gbps。 LDPC码的应用 LDPC码有很好的应用前景，将在深空通信、光纤通信、卫星通信、磁/光/全息存储、移动和固定无线通信、电缆调制/解调器和数字用户线（DSL）中得到广泛应用。尤其需要指出的，因为LDPC码具有比turbo码更简单有效地译码，并可线性时间编码，和更好的性能，它必然将成为下一代高速移动通信系统4G的纠错编码方案。 数字电视地面广播传输系统帧结构、信道编码和调制（GB20600-2006） 4.4编码与调制 4.4.1扰码 G(x)=1+x14+x15 4.4.2 前向纠错 BCH+LDPC BCH(762,752)由本原BCH(1023,1013)码缩短而成。 （在扰码输出的752比特前加261比特0后进行BCH(1023,1013)编码，然后去除前261个0，形成762比特的缩短BCH(762,752)码） 生成多项式是GBCH(x)=1+x3+x10 LDPC（7493,3048）码的生成矩阵是 其中 I是b×b阶单位阵， 0是b×b阶零阵 对LDPC（7493,3048），b=127,k=24,c=35 对LDPC（7493,4572），b=127,k=36,c=23 对LDPC（7493,6096），b=127,k=48,c=11 完 * * LDPC码 LDPC （低密度校验）码 （Low Density Parity Check） 基本思路： 校验矩阵是稀疏矩阵，极长码。只对“1”迭代Turbo译码 LDPC码历史 Robert Gallager 1960 年在MIT Ph. D. 论文中提出，但由于 1. 计算量大 2. RS码的引入 3. RS＋卷积码被认为是最佳搭配 因此该码被忽视了几十年 ? MacKay (1999) 和Richardson/Urbanke(19