基于SOPC的NiosⅡ软核MP3播放器的实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于SOPC的NiosⅡ软核MP3播放器的实现   摘要:文章从音频播放和SOPC技术的交叉点出发,提出了运用SOPC技术在Altera的FPGA上构建MP3播放器的设计方案,构建了基于NiosⅡ软核处理器的MP3播放系统,实现了MPEGⅠ layer-Ⅲ音频解码的流畅播放。   关键词:嵌入式系统;SOPC;NIOS;MP3播放器   中图分类号:TP332文献标识码:A文章编号:1009-2374(2009)10-0005-02      自MP3(MPEG-Ⅰ layer-Ⅲ)标准发布以来,以其高品质,低码率的特点迅速成为通用音频编码标准。因此,现在市面上的各种便携式的播放器都将MP3播放作为最基本的功能之一。而传统的便携式MP3播放器是基于CPU+解码芯片的结构,就设计流程而言,不存在严格意义上的硬件设计而只有软件设计。一旦方案确定,硬件系统的核心器件是现成的,功能是确定的,结构是固定的,指令系统是不可更改的,从而导致硬件组织方案和连接方案是限定的,开发者只能被动的遵循和适应,这时硬件“设计”只能流于拼装和连接。因此,要想对系统功能有大的升级或扩展,靠简单的固件升级是不行的,必须采用更好的核心器件,设计全新的硬件系统。   随着SOPC技术的发展,基于SOPC的硬件的可设计性能使得设计者能够更好的去适应用户的目标需求。由于控制器中的处理器使用的是FPGA芯片,有较强的灵活性,能够进行编程、除错、再编程和重复操作,因而可以充分地进行设计开发和验证。当电路有少量改动时候,更凸现出其优势,其现场编程能力可以延长产品在市场上的寿命,可以用来系统升级,从而大大提高了播放器的性能。因此,本文将从NiosⅡ软核处理器的角度来设计实现MP3播放系统。      一、基于SOPC的系统平台构建      SOPC在电子设计技术上给出了一种以人的基本能力为依据的软硬件综合解决方案。由于同时涉及底层的硬件系统设计和相应的软件设计,在系统优化方面有了前所未有的自由度。SOPC技术使开发者更能动的在软硬件系统的综合与构建两个方面有了充分发挥自己创造性和想象力的巨大空间,从而使得从多角度、多因素和多结构层面上大幅度优化自己的设计成为可能。   基于Nios的嵌入式系统开发,需要使用Altera公司的SOPC开发环境,它主要由三个部分组成:IP库(Nios软核处理器,Avalon总线,外围设备接口等),SOPC Builder开发工具,GNUPro软件编译器。另外,使用Nios进行嵌入式设计在硬件上必需使用Altera公司的FPGA,本文中的设计使用的是Altera的CyelonⅡ EP2C35 FPGA。   嵌入式系统由专用硬件以及与之交互的软件可编程组件构成,通常包含软件、硬件及特定的通信信道。软硬件协同设计方法是针对该特性所提出的一种高效实用的设计方法。该方法强调软件和硬件设计开发的并行性和相互反馈,以克服传统方法中因软件和硬件分开设计所带来的系统综合预期不可确定的弊端。通过协同设计确定系统软件和硬件之间的相互制约关系,以达到系统综合的确定性,保证系统研发的效率。协同设计方法还提高了系统设计抽象层次,使系统设计覆盖范围得到拓展,能够有效地实现 IP核和构件等系统资源重用。基于Nios的SOPC系统的开发流程如图1所示:                                       图1 Nios软硬件开发流程图   从图中我们可以看到,整个开发分为四个阶段:   第一阶段:系统分析阶段。在这个阶段我们需要根据产品电路系统的功能特点、性能指标、功耗成本等因素确定系统的软硬件结构与配置,Nios系统的硬件结构及各个软硬件模块。   第二阶段:硬件设计阶段。这个阶段主要借助SOPC Builder和QuartusⅡ这两种开发工具来完成。   第三阶段:软件设计阶段。首先需要编写自定义设备的操作例程,之后是根据需要进行操作系统的移植并编写相应的应用代码,在这部分使用的开发工具是NiosⅡIDE、SOPC Builder和GNUPro。   第四阶段:设计验证及修正。在这个阶段设计者要使用第二阶段得到的硬件配置文件以及第三阶段得到的软件代码在开发板上进行详细的测试。在这个阶段中会不断的重复第二、三阶段的工作,最终使设计满足设计目标。      二、系统硬件结构设计      硬件设计包括系统硬件电路的连接和FPGA内部逻辑电路的设计。因为采用实验平台,省去系统硬件连接电路部分的设计工作。   FPGA内部逻辑电路的设计以QuartusⅡ为开发环境,用Verilog语言编程实现SD卡读写控制、液晶显示器驱动、音频控制等模块的功能;用SOPC Builder配置、产生Ni

文档评论(0)

heroliuguan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:8073070133000003

1亿VIP精品文档

相关文档