数电实训实验报告ss.docVIP

数字电子技术 课程设计报告 （2011—2012学年 第二学期） 题 目 系 别 专 业 班 级 学 号 姓 名 指导教师 完成时间 评定成绩  目 录 一、 设计的目的 3 二、 设计的内容与要求 3 三、 设计方案 4 四、 软件、硬件设计 4 五、 设计总结 4 六、 参考文献 4 设计的目的 设计的内容与要求 设计方案 其输出作为单稳态触发器的输入作为与非门5的控制信号。按按钮K2，；K2弹起后的状态保持不变。再按按钮K则，门5开启，为计数器启动，启动单稳态触发器工作。 图1中单元II为用集成与非门构成的微分型单稳态触发器，图2为各点波形图。单稳态触发器的输入触发脉冲信号V1由基本RS触发器端提供，输出负脉冲V0通过非门加到计数器的清除端R。 静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROFF。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。3、时钟发生器 图1-1中单元III为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。 调节电位器RW，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q=1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。 4、计数及译码显示 二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图1—1中单元IV所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形波脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1~0.9秒；1~9.9秒计时。 注：集成异步计数器74LS90 74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图17—3为74LS90引脚排列，表17—1为功能表。通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还右借助R0（1）、R0（2）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功详述如下： 计数脉冲从CP1输入，QA作为输出端，为二进制计数器。 计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。 若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成 异步8421码十进制加法计数器。 若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成 异步5421码十进制加法计数器。 清零、置9功能。 异步清零 当R0（1）、R0（2）均为“1”；S9（1）、S9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。 置9功能 当S9（1）、S9（2）均为“1”；R0（1）、R0（2）中有“0”时，实现置9功能，即QDQCQBQA =1001. 表17-1 四、 软件、硬件设计（根据设计内容适当处理，硬件设计应包括PCB及原理图） （一）、元件清单： 逻辑电平开关：2个 固定电阻：470×1 1K×1 1.5K×1 3K×2 100K×1 可调电阻：最大阻值100K 1个 电容：510p×1 4700p×1 0.01u×1 0.1u×1 与非门：74LS00×2 555定时器：1个 计数器：74LS90×3 七段译码/驱动器：7448×2 共阴极数码显示管：2个 （二）、设备清单： ﹢5V直流电源 双踪示波器 数字万用表 4、 单词脉冲源、连续脉冲源 （三）、电子秒表电路原理图 设计总结参考文献 - 2 -