微机原理讲义_第1章04_10_1概要.ppt

* 最小模式下的典型时序（写数据） 数据信号T2时刻出现 * T1: 地址A0~A19上线 ALE : 下降沿锁存地址 :进入高电平,持续到T4 T2: A19~A16变为S3~S7 : 有效，打开数据总线 :有效，执行写操作,持续到T4 D15~D0由CPU送至数据总线 T3: 数据总线、控制信号有效至T4。 T4: 数据消失，控制信号复位，为下一个总线周期做准备 如果在T3状态，READY为低电平，则在T3后插入Tw，控制信号及数据信号不变。 * 最大模式下的典型时序 最大模式下的读写时序与前面基本类似，区别在于在最大模式下，总线控制信号均由8288发出，且不是单纯的读写信号，而是根据指令发出的具体的读写存储器或I/O口的信号。 * 最大模式下的典型时序（读数据） 8288产生 * 最大模式下的典型时序（写数据） 8288产生 * 在最大模式下对I/O口的读写要自动插入一个Tw状态，这是由主板上的电路决定的，是否再继续加入Tw状态由具体的端口器件决定。 * 习题与思考： 什么是指令周期？什么是总线周期？什么是时钟周期？它们之间的关系如何？ 8086/8088 CPU有哪些基本操作？基本的读/写总线周期各包含多少个时钟周期？什么情况下需要插入Tw周期？应插入多少个Tw取决于什么因素？ * 指令周期----CPU执行一条指令所需要的时间称为一个指令周期(Instruction Cycle)。 总线周期----每当CPU要从存储器或I/O端口存取一个字节称为一次总线操作，相应于某个总线操作的时间即为一个总线周期(BUS Cycle)。 时钟周期----时钟周期是CPU处理动作的最小时间单位，其值等于系统时钟频率的倒数，时钟周期又称为T状态。 它们之间的关系：若干个总线周期构成一个指令周期，一个基本的总线周期由4个T组成，我们分别称为T1～T4，在每个T状态下，CPU完成不同的动作。 * * 练习1 将左边各部件的功能与右边的说明对应地联系起来 （1）CPU （ ）A 保存当前栈顶地址的寄存器 （2) 存储器 （ ）B 指示下一条要执行的指令的地址 （3）EU （ ) C 总线接口部件，实现执行部件所需的总线操作 （4）BIU （ ）D 分析并控制指令执行的部件 （5）堆栈 （ ）E 存储程序、数据等信息的记忆装置 （6）IP （ ）F 以后进先出的方式工作的存储空间 （7）SP （ ）G 唯一代表存储空间中每个字节单元的地址 （8）状态标志 （ ）H 保存各逻辑段起始地址的寄存器 （9）段寄存器（ ）I 记录指令操作结果的标志 （10）物理地址（ ）J 执行部件，由计算机逻辑单元ALU及寄存器主成 J D E F B A I H G C * 练习2 填空题 8086工作在最小模式下，控制数据流方向的信号是 、 、 、 、 。 RQ/GT0、RQ/GT1是 总线访问控制信号，它是为 应用而设计的。 假设8086微机内存中某一物理地址为23456H，其逻辑地址可表示为2345： 、或 ：0456H 请求/允许 多处理器 0006H 2300H M/IO WR RD DT/R DEN * 设DS：75H存储单元开始存放11H、22H、和33H。若要求占用的总线周期最少，则要 条指令才能将这3个数据读入CPU中，这时占用 总线周期。若执行 MOV AX，[75H]后。则AH= ，AL= 。 2 2 22 11 * 存储器读写信号 * 29引脚，写信号，输出 (Write) 低电平有效，表示CPU正在进行写存储器或I/O口的操作。 写信号 * 31引脚，总线保持请求信号，输入。 HOLD (Hold Request) 高电平有效，除CPU外其他主模块向CPU发出的请求占用总线的申请信号。 总线请求 * 30引脚，总线保持响应信号，输出。 HLDA (Hold Acknowledge) 高电平有效，CPU将总线(地址、数据、控制)浮空，发信号给请求端，同意出让总线。在出让总线期间，HOLD与HLDA均为高电平，HOLD变为低电平，表示放弃对总线的占有。 总线请求响应 * 最小工作模式 最小工作模式下的系统典型配置 * * MOV [ 80H ], AX : 高电平 : 低电平 : 高电平 : 高电平 1 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 2 4 3 3 5 6 * MOV AX, [ 80H ] : 低