FPGA实现VGA时序信号和彩条图像信号.doc

【摘　要】　利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号，并将其作为信号源，应用于彩色等离子显示器的电路开发，方便彩色等离子显示器驱动控制电路的调试 ? 关键词：视频图形阵列，等离子显示，现场可编程逻辑器件，状态机 1　引　言　　彩色等离子体显示器（Plasma Display Panel，简称PDP）是利用气体放电产生真空紫外线激发荧光粉进行发光显示的一种平板显示器件，它具有重量轻、厚度小、视角大、响应快、图像无畸变、不受磁场影响等许多优点。自从1964年美国Illinois大学教授Bitze和Slottow发现了放电气体的记忆效应，1966年Bitzer教授利用交流气体放电现象发明等离子显示屏以来，等离子显示技术已获得了很大的发展，等离子显示器成为人们期望用以实现大屏幕显示的新型显示器件之一。特别是1992年日本富士通公司开始21英寸AC型彩色PDP的批量生产并投放市场以来，等离子显示技术更是获得了长足的发展，42英寸级和60英寸级的大尺寸、全彩色的显示屏也已经投放市场。目前，PDP业界正集中精力于提高图像质量、降低功耗、降低成本的研究过程中。2　PDP显示信号的数据流程　　PDP是一种矩阵式平面显示器件，它的输入图像必须是数字式的，如果输入的图像信号是模拟视频信号，必须先进行模／数转换，才可以在PDP上进行显示。模拟图像的转换如图1所示。A／D转换电路将输入的计算机显示信号、电视信号等进行数字化后，得到8bit的红、绿、蓝三色信号，以及行、场同步信号、时钟信号和复合消隐信号等，再送到彩色PDP的存储控制电路进行处理，最后送到显示屏进行显示。 3　VGA信号时序　　图2所示是计算机VGA（640×480，60Hz）图像格式的信号时序图，其点时钟DCLK为25．175MHz，场频为59．94Hz。图中，Vsync为场同步信号，场周期Tvsync为16．683ms，每场有525行，其中480行为有效显示行，45行为场消隐期。场同步信号Vs每场有一个脉冲，该脉冲的低电平宽度twv为63μs（2行）。场消隐期包括场同步时间twv、场消隐前肩tHV（13行）、场消隐后肩tVH（30行），共45行。行周期THSYNC为31．78μs，每显示行包括800点，其中640点为有效显示　　　图2区，160点为行消隐期（非显示区）。行同步信号Hs每行有一个脉冲，该脉冲的低电平宽度tWH为3．81μs（即96个DCLK）；行消隐期包括行同步时间tWH，行消隐前肩tHC（19个DCLK）和行消隐后肩tCH（45个DCLK），共160个点时钟。复合消隐信号是行消隐信号和场消隐信号的逻辑与，在有效显示期复合消隐信号为高电平，在非显示区域它是低电平〔1〕。  4　VGA时序信号及彩条信号的产生　　在设计彩色PDP的存储和控制电路时，使用了Altera公司的FPGA来对图像进行存储和整理，并产生驱动电路需要的各种控制波形。为了方便调试电路，开始调试时，不是使用接口电路板，而是使用FPGA中的剩余逻辑来产生VGA、SVGA等格式的时序信号和彩条信号，所产生的信号稳定可靠。同时，还可以通过彩条模式选择按键的控制来改变彩条模式，产生竖彩条、横彩条、棋盘格等各种彩条模式，极大地方便了电路调试。下面仅以VGA格式为例作简单的介绍。4．1　VGA时序信号产生模块　　VGA时序信号产生模块包括行点数计数器hcnt、场行数计数器vcnt、行同步产生状态机h　state和场同步产生状态机v? state等。其中，行点数计数器是800进制计数器，场行数计数器是525进制计数器。行同步状态机hstate有h__video、h_front、h_sync、H_back四种状态，它根据行点数计数器的计数值来进行状态转换；场同步状态机v__state有v__video,v__Front,v__sync,v__Back四种状态，它根据场行数计数器的计数值来进行状态翻转。这两个状态机的状态转移图分别如图3和图4所示。　　当行状态机hstate复位时，即进入h　video状态，它对应每行的有效显示区域。行计数器h　cnt对25MHz的点时钟进行计数，当行计数器h　cnt的计数值到达639时，行同步状态机即进入行消隐前肩h__front状态;当h__cnt的计数值为663时，行同步状态机进入行同步状态h__sync,此时，行同步信号Hs输出低电平;当h__cnt的计数值为759时，状态机即进入行消隐后肩h　back状态；在行状态机为h__front、h__back状态时，行消隐信号输出低电平。当h__cnt计数值为799时同步态入h__video状态，同时，行计数器的同步行复位信号为高电平，使行计数器复位。 　　场状态机v　state开始时进入v　video状态