04章常用组合逻辑功能器件.pptVIP

4.5 算术运算电路;4.1.1 编码器的定义和功能;逻辑表达式和逻辑图如下： ;二、键盘输入8421BCD码编码器;逻辑图;逻辑图;;三、优先编码器;;1;;表4.1.4 优先编码器74148功能表;例4.1.1 用74148组成16输入、4位二进制码输出的优先编码器。; GS = GS2 =L， A = A20 B = A21 C = A22 D = GS2 =L, DCBA=LHHL;集成3位二进制优先编码器74LS148引脚图;4.2.1 译码器的定义和功能;译码是编码的逆过程，即将某二进制代码翻译成与之对应的信息（电路的某种状态）。;;;3 线 - 8 线译码器逻辑图;74138集成译码器逻辑图;集成二进制译码器74LS138;74LS138的应用举例1-----级联;74LS138的应用举例2：利用线译码器分时将采样数据送入计算机。;2-4线译码器;举例3：例4.2.1 用一个3线—8线译码器实现下列逻辑函数。; 74LS138译码器的应用举例4;2. 7442二-十进制译码器;;3、数字显示译码器;半导体显示(LED);共阴极;驱动共阴极数码管的电路;驱动共阳极数码管的电路;2）段译码原理和七段显示译码驱动器 7448;由真值表可以看出，为了增强器件的功能，在;4. 2. 3 数据分配器 ( Data Demultiplexer );二、集成数据分配器;;例：如用74138作为1线—8线数据分配器：;从一组数据中选择一路信号进行传输的电路，称为数据选择器。;例：4选1数据选择器 ;4.3.2 集成数据选择器;G;集成8选1数据选择器74LS151;例： 集成数据选择器的扩展;0 ;例：数据选择器的应用;例：数据选择器的应用：逻辑函数产生器; 使上式中C=X，B=Y，A=C，D3=D5=D6=D7=1，D0=D1=D2=D4=0，则74LS151数据选择器的函数表达式和逻辑函数相同。故逻辑电路如图示。; 用数据选择器实现逻辑函数的详细步骤;基本步骤;求Di;画连线图;4.4.1数字比较器的定义及功能;2.两位数值比较器;4.4.2 集成电路比较器;a3 b3 ? ? ? X X X 1 0 0;逻辑图;真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A与B的比较结果，IA＞B、 IA＜B和IA＝B 。A与B是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。;四位集成电路比较器74LS85;集成数值比较器;例1：七位二进制数比较器。（采用两片）;例2：并联扩展;;1 1 0 1;一、半加器;二、全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;进位生成项;超前进位发生器;; 3.加法器的应用;补码和反码的关系式 : N补=N反+1。;2、加补码完成减法运算;3、由加补码完成减法运算的减法器电路;例：设计一个电路，可以把带符号的二进制数（包括符号位在内共8位）变换为该数的补码。可供选择的集成电路为二进制加法器74LS283和其他门电路（数量均不限）。已知74LS283的图形符号如下图所示。（中国科学技术大学招研考题 10分）;解：设输入带符号二进制数为A7~A0，其补码为B7~B0。当A7=0时，输出与输入相同；当A7=1时，需要对输入码进行“求反加1”的运算。由7个异或门以及两片四位加法器74LS283构成，如图所示。;4.5.4 集成算术/逻辑单元;4.5.5 二---十进制加法器;中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。;1、用数据选择器设计逻辑电路;例：利用四选一选择器实现如下逻辑函数。;用图示双四选一数据选择器，构成一个三变量A、B、C奇偶校验电路，当变量取1的个数是奇数时F1输出1，取1的个数是偶数时F0输出是1。;2. 用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。;2、用2线/4线译码器设计多输出逻辑电路;1; n-2n 线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。