一种基于数据相关性的乱序处理器验证方法.docVIP

一种基于数据相关性的乱序处理器验证方法 　　摘要：乱序执行是现代微处理器设计中普遍采用的提高流水线性能的方法，但乱序执行并乱序退出的全乱序结构在超标量处理器中应用并不普遍，这种全乱序的结构对基于参考模型的处理器正确性验证提出了巨大的挑战。主要介绍了从处理器的程序行为是否正确的最终标准――程序员可见的结构变量按程序行为进行顺序变化的角度对全乱序结构的处理器验证提出了一种全新的解决方法。 　　关键词：乱序执行；数据相关性；流水线调度 　　中图分类号：TP302文献标识码：A 文章编号：1009-3044(2011)04-0829-03 　　A Method for Verification of Out-of-order Processor Based on Data Dependencies 　　NING Yong-bo, LI Qian, LI Qiang, ZHANG Qi-bin 　　(Jiangnan Institute of Computing Technology, Wuxi 214083, China) 　　Abstract: Out-of-order instruction execution is widely used in modern microprocessors for improve the performance of pipeline. But those processors with both out-of-order execution and out-of-order retire are not at large. This takes great challenge for verification those processors with full out-of-order architecture. Then present a new approach to the verification of Out-of-order processor from the point of structure variable changed that according to the program at programmer-lever, which is the final slandered for verify the behavior of processor. Our approach can avoid the affect come from the indeterminacy of control flow. 　　Key words: out-of-order execution; data dependencies; pipeline dispatch 　　1 概述 　　随着处理器技术的不断发展，分支预测、乱序执行、寄存器重命名、开发指令级并行和数据级并行的硬件机制、cache等技术不断涌现，这些都是提高流水线性能的有效手段。其中乱序执行(out-of-order execution)是目前处理器设计中应用较为广泛的技术。乱序执行，是指多条指令在消除了相关性之后可以不按程序规定的顺序、发送给多个执行部件并行执行的技术。根据执行部件的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给执行部件执行，由于各执行部件的延时不一致，执行结果可能不按规定顺序给出。采用乱序执行技术的目的是为了充分发挥各功能部件的并行性，提高发射宽度，从而提高CPU的运行程序的速度。在顺序退出的处理器结构中，指令的提交顺序由重排序缓冲将各执行结果按指令顺序重新排列，并按序退出，以保证程序行为上的正确。而在采用指令乱序写回的处理器中，指令的退出及执行结果写回也是乱序的，这时程序的指令序①无法捕捉，但仍然保证程序的结构序②。 　　这些新技术不断应用的同时，也给处理器的验证工作提出了众多挑战[1]。本文在已有验证工作的基础上，根据指令间的数据依赖关系，针对这种全乱序结构处理器的验证，提出了一种基于结构序的乱序处理器验证方法，解决了乱序退出带来的指令序无法捕捉的问题。 　　2 乱序的产生 　　为了提高流水线的性能，现代微处理器采用不同的调度策略。流水线调度策略主要有两种：一是静态调度，根据软件的行为特征进行优化来编译调度指令代码次序，主要依据程序未执行时的行为特征和统计数据进行的调度策略；另一种是动态调度，通过硬件在程序执行时重新安排代码的执行序列来减少竞争引起的流水线停顿时间。 　　现代微处理器大都采用动态调度技术，即允许处理器改变指令执行的次序，以克服相关性，增加并行性。动态调度的算法有两种：计分牌算法和Tomasulo算法。 　　记分牌算法：