[信息与通信]IC_Layout2-1_CMOS_layout1.ppt

* CMOS Layout * 只要是相同端点，任何两个相邻的晶体管都可以采 用源漏共用。 Two Inverters In GND Out VDD In GND Out VDD 源漏区共用 ? ? §2.5 器件连接技术 器件连接技术 器件接触 CMOS版图设计基本技术 §2.5 器件连接技术 器件连接： 用导体层将相同的端点连接在一起。 导体层： 金属、多晶硅、扩散层 源漏区共用后，我们需要将接到同一电位上的端 点用导体层连接起来。 导体 pdiff/ndiff 3 poly 3 2 metal 器件连接 多晶硅连接 一般一个工艺只有一种类型的多晶硅； 可用作栅连接或特殊情况下的连线。 金属连接 一般一个工艺有多种类型的金属层； 只可用作相同端点间的互连线。 叉指型 扩散层连接 Note: 连接后的管子的有效栅宽与原管相同，但寄生 参数变小了。 器件接触 实现不同导体层间的连接。 包括：接触孔和通孔 接触孔 底层金属孔，实现底层金属与不同导体层间 的连接。 通孔 实现不同金属层间的连接。 接触孔和通孔 Simplified via/contact generation v12, v23, v34, v45 ct, nwc, pwc 0.44 x 0.44 m1 0.3 x 0.3 ct 0.44 x 0.44 poly 0.6 x 0.6 m6 0.3 x 0.3 ct 0.6 x 0.6 m5 CMOS版图设计的基本技术 源漏区共用； 器件分裂； 减小寄生参数； §2.6 紧凑型版图 源漏区共用； 金属连接向内收缩； 通过小的功能块构造大的设计； 尽量将器件设计成矩形结构； §2.8 基底连接 包括：衬底连接和阱连接； 目的：避免二极管出现正偏； 阱连接：N阱总是接最高电位； N阱 P型衬底 V+ V- 衬底连接：P衬底总是接最低电位； P阱 GND VDD Notes 尽可能多的设置基底连接区； P阱衬底必须接地，而N阱衬底必须接电源。P阱接触是由P+掺杂的扩散层与金属和接触孔所组成，N阱接触则是由N+扩散层与金属和接触孔所组成。 大器件的基底连接： 器件分裂，在中间设置连接区； 在顶部设置连接区； 环器件四周设置连接区； 在布线之前先设置基底连接； Wiring Gates with poly is only safe options, but should be careful about obeying the antenna effect rules. * CMOS Layout * Can use poly as an underpass to get a signal out of a tight spot when the circuit is so complicated that we cannot wire it using metals alone. But should make the poly underpasses as short as possible. It is best not to connect metal source-drains in poly. §2.9 Wiring with Poly §2.10 图形关系 剖面图 版图 电路图 棒状图 Schematic Diagram VDD VSS Vout Vin s d s d g g Cross-section of Transistor n-channel transistor p-channel transistor p-well n+ p+ n+ p+ n-substrate source drain source drain field oxide gate oxide metal polysilicon gate In Out V DD GND Stick diagram VSS VDD Vout Vin g g s d s d Top view of Layout Prepare Files Verify?DRC Design rule checking Schematic Editor in Cadence Tools LVS in Cadence Tools generated from schematic generated from layout LVS Error Display Veri