08串行接口.pptVIP

8.3.2 8250的引脚 分成连接CPU的部分和连接外设的部分 注意：8250不是Intel公司的产品，所以该芯片引脚名称与前面学习的8253、8255等Intel产品有所不同，但是引脚功能却是类似的 1. 处理器接口引脚（1） 数据线D0～D7：在CPU与8250之间交换信息 地址线A0～A2：寻址8250内部寄存器 片选线：8250设计了3个片选输入信号CS0、CS1、CS2*和一个片选输出信号CSOUT。3个片选输入都有效时，才选中8250芯片，同时CSOUT输出高电平有效。 地址选通信号ADS*：当该信号低有效时，锁存上述地址线和片选线的输入状态，保证读写期间的地址稳定 1. 处理器接口引脚（2） 读控制线 数据输入选通DISTR（高有效）和DISTR*（低有效）有一个信号有效，CPU从8250内部寄存器读出数据 相当于I/O读信号 写控制线 数据输出选通DOSTR（高有效）和DOSTR*（低有效）有一个有效，CPU就将数据写入8250内部寄存器 相当于I/O写信号 8250读写控制信号有两对，每对信号作用完全相同，只不过有效电平不同而己 1. 处理器接口引脚（3） 驱动器禁止信号DDIS：CPU从8250读取数据时，DDIS引脚输出低电平，用来禁止外部收发器对系统总线的驱动；其他时间，DDIS为高电平 主复位线MR：硬件复位信号RESET 中断请求线INTRPT：8250有4级共10个中断源，当任一个未被屏蔽的中断源有请求时，INTRPT输出高电平向CPU请求中断 2. 时钟信号 时钟输入引脚XTAL1：8250的基准工作时钟 时钟输出引脚XTAL2：基准时钟信号的输出端 波特率输出引脚BAUDOUT*：基准时钟经8250内部波特率发生器分频后产生发送时钟 接收时钟引脚RCLK：接收外部提供的接收时钟信号；若采用发送时钟作为接收时钟，则只要将RCLK引脚和BAUDOUT*引脚直接相连 3. 串行异步接口引脚 8250 数据装置准备好DSR* 数据终端准备好DTR* 发送数据SOUT 接收数据SIN 请求发送RTS* 允许发送CTS* 信号地GND 载波检测RLSD* 振铃指示RI* 4. 输出线 OUT1*和OUT2*： 两个一般用途的输出信号 由调制解调器控制寄存器的D2和D3使其输出低电平有效信号 复位使其恢复为高 8.3.3 8250的寄存器 8250内部有9种可访问的寄存器，除数寄存器是16位的，占用两个连续的8位端口 内部寄存器用引脚A0～A2来寻址；同时还要利用通信线路控制寄存器的最高位，即DLAB除数寄存器访问位，来区别共用两个端口地址的不同寄存器 DLAB A2 A1 A0 端口地址与寄存器名 0 0 0 0 3F8H，接收缓冲器（读）/ 传送保持寄存器（写） 0 0 0 1 3F9H，中断允许 × 0 1 0 3FAH，中断识别（只读） × 0 1 1 3FBH，通讯线路控制 × 1 0 0 3FCH，调器控制 × 1 0 1 3FDH，通讯线路状态 × 1 1 0 3FEH，调制解调器状态 × 1 1 1 3FFH，专用 1 0 0 0 3F8H，除数锁存器（低有效位） 1 0 0 1 3F9H，除数锁存器（高有效位） 1. 接收缓冲寄存器RBR 存放串行接收后转换成并行的数据 CPU 接收缓冲寄存器 接收移位寄存器 同步控制 8250 SIN 2. 发送保持寄存器THR 包含将要串行发送的并行数据 CPU 发送保持寄存器 发送移位寄存器 同步控制 8250 SOUT 3. 除数寄存器 由于8250时钟信号频率1.8432MHz是数据传送频率的16倍， 因此，除数寄存器保存设定的分频系数或除数计算如下： 分频系数＝1843200÷(16×波特率) 起 始 位 时钟 （RCLK） 数据线 （SIN） T 16 T 16 T 8 T 4. 通信线路控制寄存器LCR DLAB D6 D5 D4 D3 D2 D1 D0 寄存器选择 0 正常值 1 除数寄存器 中止字符 0 无作用 1 发送中止字符 校验位设置 ××0 无校验位 001 设置奇校验 011 设置偶校验 101 校验位为1 111 校验位为0 停止位个数 0 1位 1 1.5位（数据位为5位时） 1 2位（数据位为6～8位时） 数据位个数 00 5位 01 6位 10 7位 11 8位 指定串行异步通信的字符格式 5. 通信线路状态寄存器LSR 0 D6 D5 D4 D3 D2 D1 D0 为1，表示发送移位寄存器空； 当数据由发送保持寄存器移入 发送移位寄存器时，该位为0 提供串行异步通信的当前状态 供CPU读取和处理 为1，表示发送保持寄存器空，