循序逻辑闸应用试验-Mipaper.PDFVIP

第 章 循序邏輯閘應用實驗 8 重點整理 單元一 計數器 1. 計數器(counter)用來計數脈波或事件發生的次數，在工作時，須利用時序脈波來 做統一的支配，以達到循序動作之目的。 2. T 正反器就是計數器的基本電路，當 T 為 H 時，只要時脈進來，輸出就轉態，把 正反器的輸出端與時脈信號間相對應波形，用圖來表示，這個圖表叫做時序(timing) 圖。 3. 異步計數器(asynchronous counter)又稱漣波計數器(ripple counter) ，將每個正反器之 輸出當做下一個正反器的時脈輸入，各正反器不在同一個計時脈波控制下動作。 4. 除以 2 的特性為二進制計數器的基本原理。 5. 計數器所具有的計數狀態數目，稱為計數器的模數(MOD number, N) ，它所能出 現的最大值永遠為模數減去 1(N-1) 。 8 6. 異步計數器負緣觸發時，以 Q 輸出為下一級時脈，為上數計數器；以Q 輸出為下 一級時脈，則為下數計數器。 7. 異步計數器正緣觸發時，以 Q 輸出為下一級時脈，為下數計數器，以Q 輸出為下 一級時脈，則為上數計數器。 8. 計數電路只有單一正反器有輸出(通常是末級正反器) ，就稱為除頻器。除頻器的 最大除頻數為模數 N ＝2n ，最大狀態值為2n −1 ，即一個除頻器的最大計數(狀態) 值等於模數減 1 。 9. 一個最大模數為 16 的除頻器，最大計數值為 15 ，最末級輸出的脈波頻率，為輸 入計時脈波頻率除以 16 。 10. 異步計數器的優點是電路簡單容易設計，但它的缺點則是速度慢，工作頻率不 高，會有解碼突波的問題。 11. 同步計數器通常使用主從式觸發正反器，主要是為了避免時脈 CK 和輸入端 J 與 K 同時改變狀態時，所引起的競跑(race)問題。 12. 並式進位就是進位用的 AND 閘，採並聯方式連接。其傳遞延遲時間為正反器的 傳遞延遲時間，與 AND 閘的傳遞延遲時間之和。 13. 為解決並式進位同步計數器的扇入與扇出數目過多問題，可用漣波進位方式，它 93 ▍數位邏輯實習 — 教師手冊 ▍ 是指進位用的 AND 閘採串聯方式連接，每個正反器的控制輸入，僅需要一個雙 輸入的 AND 閘，接前一級的輸出、入，而每一正反器的輸出，則僅需推動一個 AND 閘，因 AND 閘採串聯，會增加延遲時間，降低工作頻率。 14. 環形計數器(ring counter)是將每一個正反器的輸出，當做下一個正反器的輸入， 最後一級的輸出 Q ，接到第一級的輸入，如圖8-13(a)所示，為使用 D 型正反器的 環形計數器，它的初始狀態要設定為“0001＂，其計數模數等於正反器的個數。 圖 8-13 環形計數器 15. 將環形計數器最後一級的反相輸出，接到第一級的輸入，如圖 8-14(a)所示，稱之 為強森計數器(Johnson counter) ，它的初始狀態為0000 ，每個正反器的輸出均為方 形波，計數模數為正反器數目的兩倍。對所定的模數，強森計數器只需用到環式 計數器所含正反器的一半，但環式計數器的輸出不需解碼，而強森計數器每個計 數輸出都要使用一邏輯閘來解碼，但每個邏輯閘僅須兩輸入即可。 圖 8-14 強森計數器 94 ▍第 8 章 循序邏輯閘應用實驗 ▍ 16. 常見的計數器 IC 有： 7490 BCD 異步計數器 7493 具除以 2 與除以 8 之除以 16 漣波計數器 74192 BCD 上／下數同步計數器 74193 二進制上／下數同步計數器 17. 向上／向下數的計數器，是能依輸入模式(mode)進行向上數或向下數的計數器， 常用的 4 位元上／下同步計數器中，74192 為十進位計數器