锁相式数字频率合成器的设计.docVIP

课程设计题目： 锁相式数字频率合成器的设计 已知技术参数和设计要求： 锁相式数字频率合成器设计方框图 二、锁相式数字频率合成器设计要求 要求设计出数字锁相式频率合成器的完整电路。 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。 要求1/M分频器分别产生，1KHZ 、2KHZ 、4KHZ 的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为fR。 要求频率合成器输出的频率范围f0分别为（0000~9999）×1KHZ 、（0000~9999）×2KHZ 、（0000~9999）×4KHZ ，并且设计出相对应的1/N分频器(四位)。 5、锁相环型号：选择LM4046 、或CD4046。石英晶体选择4.096MHZ或8.192MHZ等 ， 其他集成电路及元器件根据设计要求自己选择。 用Protel 99SE或Protel DXP画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N分频器和1/M分频器输出信号波形）、然后画出PCB图。 计算当Fr =1KHZ、2KHZ 、4KHZ时1/M分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f0=？ （每个人计算f0=？的要求见附录一电子表格）。 主要参数测试：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。做出误差分析。 编写出数字锁相式频率合成器的课程设计报告。 工作量： 数字锁相式频率合成器的总体设计。 数字锁相式频率合成器的各部分参数计算和器件选择 3、数字锁相式频率合成器的电路原理图设计。 4、数字锁相式频率合成器的电路PCB图设计。 数字锁相式频率合成器的仿真与调试。 编写课程设计论文与打印装订。（撰写格式见附录二：课程设计说明书（论文）撰写规范） 工作计划安排： 2010年 3月13日 ~ 3月18 日： 课程设计动员、下达任务书、查阅和收集资料。 2010年 3月19日 ~ 3月8 日： 根据课程设计任务书要求，设计和计算电路。 2010年 3月 9 日 ~ 3月26 日： 学习用Protel 99SE或Protel DXP画出电路的工作原理图、PCB图和元器件清单。 2010年 3月27日 ~ 4月7 日： 对设计电路进行调试、仿真并写出课程设计报告。 2010年 4月 16 日： 上交课程设计论文。 同组设计者及分工： 每个人独立完成。 指导教师签字： 2010 年 3 月 16 日 教研室主任意见： 教研室主任签字：___________________ 2010 年 月 日 书写规范性 20分 原理论述 20分 电路设计与计算 40分 仿真、调试与误差分析20分 总成绩 教师评语： 教师签字： 2010 年 4 月 日 摘要： 本文主要介绍CD4046锁相式数字频率合成器的构成电路及原理。CD4046锁相式数字频率合成器主要由晶振电路、1/M分频器、1/N可编程分频器以及CD4046锁相环构成。采用4.096MHz的晶振电路，产生4.096MHz的方波，由1/M分频器进行4096、2048、1024的分频后得到1KHz、2KHz、4KHz的fR信号。由开关选择送入锁相环的一输入端A中，锁相环输出信号f0再由1/N可编程分频器进行N分频后，送入锁相环的另一输入端B，与A端的信号进行鉴相比较后，产生新的f0，此时的f0应当等于N*fR，获得所需要的频率，完成频率合成功能，因此此频率合成器具有系统稳定、精确度高、具有较高的可选择性与实用性等特点。 关键词：频率合成 锁相环 可编程分频 目录 摘要…………………………………………………………………………………5 （一）设计内容……………………………………………………………………7 （二）设