第2章_8086／8088微处理器及其体系.pptVIP

第2章 8086/8088微处理器及其体系结构 主要内容： 2.1 8086/8088CPU的编程结构 主要内容： 2.1.1 8086/8088 CPU的内部结构 2.1.1 8086/8088CPU的内部结构 执行部件EU的组成及作用 算术逻辑单元（运算器） 8个通用寄存器 1个标志寄存器 EU部分控制电路 总线接口部件BIU的组成及作用 地址加法器 指令队列缓冲器 寄存器 输入输出电路 2.1.2 8086/8088CPU的内部寄存器 含14个16位寄存器，按功能可分为三类 4个数据寄存器 4个指针和变址寄存器 4个段寄存器 2个控制寄存器 1. 数据寄存器 2. 段寄存器 3. 地址指针寄存器 SP：堆栈指针寄存器，存放栈顶的偏移地址； BP：基址指针寄存器，存放位于堆栈中的一个数据区基址（即堆栈中的存储单元的基址）的偏移地址； 在寻址操作时一般与SS搭配使用 4. 变址寄存器 SI：源变址寄存器 DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址寻址；存放当前数据段的偏移地址； 用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。 5. 控制寄存器 标志寄存器图示 (P22) 2.2 8086/8088的存储器组织 主要内容： 2.2.1 存储器组织 在存储器中，以字节为单位存取数据 存储地址即为存储单元编号，称为地址 8086/8088提供20条地址总线，可寻址的存储空间为220=1MB 每个存储单元的地址均为20位 地址范围为：00000H--FFFFFH 2.2.1 存储器组织 字、规则字与非规则字 相邻两个存储单元存放的内容称为一个“字” 存放一个字的低字节地址如果是偶数地址，则称为“规则字” 存放一个字的低字节地址如果是奇数地址，则称为“非规则字” 存取“规则字”与“非规则字”所使用的总线周期数不同 2.2.2 存储器的分段和物理地址的形成 存储器的逻辑分段 逻辑段的划分原则上不受限制 各段之间可连续、可分开、可部分重叠、还可完全重叠 但要求：段的分配只能从地址低4位为0的内存单元开始 存储器分段 存储器分段 段首地址、段地址和偏移地址 物理地址与逻辑地址 物理地址：存储单元对应的实际地址 由20位二进制代码构成 逻辑地址：在程序中使用的地址 由两部分构成 段基地址：偏移地址 物理地址的形成 逻辑地址到物理地址的变换 物理地址计算中段寄存器的作用 2.3 8086/8088的I/O组织 公用引脚 CLK：时钟信号输入端，与8284A时钟发生器相连接 引脚1和引脚20：接地端 引脚40：电源输入端 公用引脚 AD7 ～ AD0 ：地址/数据复用线 A15 ～ A8 ： 高8位地址线 A19/S6,A18/S5,A17/S4,A16/S3： 地址/状态复用线 S6 ：始终为低，指示当前CPU与总线是连接的 S5 ：指示中断允许标志的状态，1为允许中断 S4和S3 ：共同指定哪个段寄存器当前正在被使用 公用引脚 S4 S3 含义 0 0 当前正在使用ES 0 1 当前正在使用SS 1 0 当前正在使用CS或正响应中断，进 行I/O操作而未使用段寄存器 1 1 当前正在使用DS 公用引脚 ? NMI：非屏蔽中断请求信号,上升沿触发；非屏蔽中断不能由软件加以屏蔽，CPU必须在执行完当前指令后立即响应 INTR：可屏蔽中断请求信号，高电平有效；只有当IF为1时，才响应该中断 RESET：复位信号,当其有效时，CPU结束当前操作，对DS,SS,ES,IP及标志寄存器清零，将CS置为FFFFH。 RESET变为低电平时，CPU从FFFF0H开始执行程序；一般情况下，在FFFF0H处放有一条JMP指令，将转到系统程序入口处，进行初始化，引导到监控程序 公用引脚 2.4.2 CPU的最小模式 系统中只有一个微处理器8086/8088 所有总线的控制信号都由8086/8088产生 存储容量较小 所要连的I/O端口不多 总线控制逻辑电路被减到最小 该模式适用于较小规模的系统应用 MN/MX引脚接到 +5V 时，设置为最小模式 对应最小组态的引脚 IO/M ：存储器与IO控制信号，低电平时表示CPU与存储器进行数据交换；高电平时表示CPU与I/O进行数据交换；DMA传送时，IO/M置为高阻 WR：写信号，低有效，表示CPU正处在存储器写或I/O写