用比较器构成用8421BCD码表示的一位十进制数四舍五入电路-Read.PPT

一、组合电路 译码输入，二进制编码0-7依次对应8个输出。 3—8译码器(74LS138) 八个输出端，低电平有效。 译码状态下，相应输出端为０； 禁止译码状态下，输出均为１。 ～ S1、 使能输入, 与逻辑。 EN = 1（ EN=0 ，禁止译码，输出均为１。 ) ，译码。 A0 ～A2 使能端的两个作用： （1）消除译码器输出尖峰干扰 EN端正电平的出现在A0-A2稳定之后； EN端正电平的撤除在A0-A2再次改变之前。 （2）逻辑功能扩展 例：用3—8译码器构成4—16译码器。 避免A0-A2在变化过程中引起输出端产生瞬时负脉冲。 例：用3—8译码器构成4—16译码器。 X0-X3：译码输入 E：译码控制 E=0，译码 E=1，禁止译码 X3-X0：0000-0111， 第一片工作 X3-X0：1000-1111 第二片工作 000-111 译码输入 0 0 1 0 0 0 000-111 译码输入 1 0 1 0 0 1 例：试用 CT74LS138和与非门构成一位全加器。 解:全加器的最小项表达式应为 （三）译码器的应用 Si = Ci+1 = （四）数字显示译码器 1.七段数码管 2.七段显示译码器 共阴极 共阳极 ：高电平亮 ：低电平亮 每一段由一个发光二极管组成。 输入：二—十进制代码 输出：译码结果，可驱动相应的七段数码管显式示正确的数字。 讲义P266 七段译码器CT7447 D、C、B、A：BCD码输入信号。 a～g：译码输出，低电平有效。 （１）熄灭信号输入。低电平时，输出a～g均为高电平（全灭）； （２）灭零输出信号。 =0时， =0。 ：试灯信号输入。当 = 1（无效）时， =0且 不论D～A状态如何，a～g七段全亮。 熄灭信号输入/灭零输出信号 ：灭零输入信号（不显示０，其它数码正常显示）。 =0（ =１）时，不显示数码0。 7448的功能表是输出高电平有效，7447是低电平有效 如右图三位二进制编码器（ 8线—3线编码器）。 二、编码器 优先编码 功能：输入m位代码； 输出n位二进制代码（m≤2n）。 优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。 逻辑功能：任何一个输入端接低电平时，三个输出端有一组对应的二进制代码输出。 （一）二进制编码器 将输入信号编成二进制代码的电路， 任何时刻只允许一个输入端有信号输入。 讲义P259~261 8线—3线优先编码器CT74LS148 编码输出 编码输入 使能输入 使能输出 扩展输出 ～ ～ ：编码输出端。 ：使能输入端； ＝０时，编码， ＝１时，禁止编码。 ：使能输出端，编码状态下（ =0），若无输入信号， =0。 ：扩展输出端，编码状态下（ =0），若有输入信号， =0。 管脚定义： ：输入，低电平有效，优先级别依次为 ～ 。 讲义上用 表示 讲义上用 EO表示 讲义上用 表示 （二）编码器的应用 （3）第一片工作时,编码器输出：0000-0111 第二片工作时,编码器输出: 1000-1111 解：（1）编码器输入16线,用两片8-3线编码器，高位为第 一片，低位为第二片。 高位 低位 （2）实现优先编码：高位选通输出与低位控制端连接。 例：用8-3线优先编码器CT74LS148扩展成16线-4线编码器。 第四节 数据选择器和数据分配器 在多个通道中选择其中的某一路，或多个信息中选择其中的某一个信息传送或加以处理。 将传送来的或处理后的信息分配到各通道。 数据选择器 数据分配器 多输入 一输出 选择 一输入 多输出 分配 发送端，并—串 接收端，串—并 一、数据选择器 （一）分类：二选一、四选一、八选一、十六选一。 双四选一数据选择器CT74LS153 使能端 输出端 数据 输入 公用控 制输入 讲义P269~270 双四选一数据选择器CT74LS153 简易符号 八中选一数据选择器CT74LS151 八选一需三位地址码 （二）数据选择器的应用 例：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端。 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 * 相关知识回顾： 逻辑运算 逻辑门 第三章 组合逻辑电路 与 或 非 异或 同或 非门 与门 或门 与非门 或非门 异或门 同或门 本章任务： 1.组合逻辑电路的分析与设计 2.常用组合逻辑模块的使用 由逻辑 门组成 (2) 学习常用中规模集成模块 (3) 了解电路中的竞争和冒险现象