VHDL语言编程详解.ppt

硬件描述语言VHDL 1.1 概述 1.1.1 什么是VHDL（HDL）？ VHDL： VHSIC (Very High Speed Integrated Circuit) Hardware Description Language 1.1.2 VHDL的历史 n IEEE工业标准硬件描述语言 n 用于仿真及综合的高级描述语言 80 年代初 由美国国防部在实施超高速集成 电路（VHSIC）项目时开发的。 1987年 IEEE 协会批准为 IEEE 工业标准 称为 IEEE1076-1987。 1993年 被更新为 93 标准，IEEE1076. 93。 1996年 IEEE1076.3成为综合标准 1.1.3 VHDL的作用 HDL打破软、硬件的界限 传统的数字系统设计分为： 硬件设计（硬件设计人员） 软件设计（软件设计人员） 是硬件设计者和 EDA工具之间的界面 EDA工具及 HDL的流行，使电子系统向集成化、大规模和高速度等方向发展。 美国硅谷约有80%的 ASIC和 FPGA/CPLD已采用 HDL进行设计。 1.1.4 VHDL设计简述 2选1选择器的VHDL描述： 1.2 VHDL程序基本结构 基本结构包括： 库（Library） 程序包（Package） 实体（Entity） 结构体（Architecture） 配置（Configuration） 结构单元说明 n VHDL 设计单元 - 库：用来调用电路模型所需共享资源数据 – 实体 ? 用来定义电路模型的外观图，亦即器件的符号 – 构造体 ? 用来定义电路模型的功能，亦即器件内部电路图 – 配置 ? 用来联系构造体和实体 – 包 ? 可以由VHDL电路模型引用的信息的汇集，亦即库 ? 由包声明和包体两个部分构成 1.2.1 程序包、库 1、程序包： 将已定义的常数、数据类型、元件及子程序收 起来的一个集合—VHDL程序包，作为VHDL 设计的共享资源数据。 包的组成： – 包首声明 (必需的) ? 类型声明 ? 子程序声明 – 包体声明 (选项) ? 包首中定义的子程序说明 包的基本格式 PACKAGE 包名 IS 常数声明 类型声明 信号声明 子程序声明 元件声明 以及其它声明 END 包名 ; (1076-1987) END PACKAGE 包名 ; (1076-1993) 2、 库 含义：存放预先完成的程序包和数据集合体 的仓库，包含了包或包的汇集 格式：LIBRARY 库名； 种类： STD 库（默认库） IEEE库 WORK库（默认库） 面向ASIC的库 用户定义库 STD 库（默认库） 库中程序包为：standard STD库符合VHDL语言标准，是默认库，在 应用中不必象IEEE库那样显示表达出来。 内定义最基本的数据类型： Bit，bit_vector ，Boolean， Integer，Real，and Time 并支持这些数据类型的所有运算符函数 注：Type BIT：2 logic value system (‘0’, ‘1’) IEEE 库 IEEE 库是VHDL设计中最常见的库，由于该库中 的程序包并非符合VHDL语言标准，因此在 使用时必须以显示表达出来。 格式：LIBRARY IEEE； 定义了四个常用的程序包： ? std_logic_1164 (std_logic types related functions) ? std_logic_arith (arithmetic functions) ? std_logic_signed (signed arithmetic functions) ? std_logic_unsigned (unsigned arithmetic functions) ? Std_logic_1164程序包，包含了一些标准逻辑电平所