第6章 单片机并行口.ppt

6.1 80C51的并行口结构与应用 6.1.1 P0口、P2口的结构 1、P0口作通用的I/O口使用。 这时，CPU发来的“控制”信号为低电平，上拉场效应管截止，多路转接开关MUX打向下边，与D锁存器的Q端接通。 （1） P0作输出口使用 来自CPU的“写入”脉冲加在D锁存器的CP端，内部总线上的数据写入D锁存器，并向端口引脚P0.x输出。 注意：由于输出电路是漏极开路（因为这时上拉场效应管截止），必须外接上拉电阻才能有高电平输出。 （2） P0作输入口使用 区分“读引脚”和“读锁存器”。 CPU在执行“读—修改—写”类输入指令时，内部产生的“读锁存器”操作信号，使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算之后，结果又送回P0的口锁存器并出现在引脚（如：ANL? P0，A） ??????? CPU在执行“MOV”类输入指令时，内部产生的操作信号是“读引脚” （如：MOV? A，P0） 。在执行该类输入指令前要先把锁存器写入“1”。所以，P0口在作为通用I/O口时，属于准双向口。  2、P0口传送地址或数据时 CPU发出控制信号为高电平，打开上面的与门，使多路转接开关MUX打向上边，使内部地址/数据线与下面的场效应管处于反相接通状态。此时输出驱动电路由于上下两个FET处于反相，形成推拉式电路结构，大大提高负载能力。 且在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。 二、P2端口的结构 字节地址为A0H，位地址A0H～A7H。 在实际应用中，因为P2口用于提供高位地址，有一个多路转接开关MUX。但MUX的一个输入端不再是“地址/数据”，而是单一的“地址”，因为P2口只作为地址线使用。 当P2口用作为高位地址线使用时，多路转接开关应接向“地址”端。正因为只作为地址线使用，口的输出用不着是三态的，所以，P2口也是一个准双向口。 P2口也可以作为通用I/O口使用，这时，多路转接开关接向锁存器Q端。 6.1.2 P1口、P3口的结构 2、第二功能信号（有输出和输入两类）： （1）作通用的I/O输出， “第二输出功能”线应保持高电平，与非门开通，使锁存器Q端输出畅通。作第二功能信号输出，锁存器预先置“1”，使与非门对“第二输出功能”信号的输出是畅通的。 （2）作第二功能信号输入，在口线引脚的内部增加了一个缓冲器，输入的信号就从这个缓冲器的输出端取得。而作为通用I/O输入，仍取自三态缓冲器的输出端。 P3口无论作哪种输入，锁存器输出和“第二输出功能”线都应保持高电平。 6.1.3 并行口的负载能力 2、单片机与LED数码管接口 例3-12 使用查表法，计算数0～9的平方。 #define uchar unsigned char uchar code square[0,1,4,9,16,25,36,49,64,81] ； uchar fuction(uchar number) { return square[number]}; /*返回其平方的数 */ main( ) { result= fuction(7); /*函数fuction( )的返回值为7，其平方49存入result单元 */ } * * 6.1 并行口 单片机有P0口、P1口、P2口及P3口4个并行I/O口，每个口8条线，共32条I/O线。 （1）P0口(P0.0～P0.7):低8位地址和数据复用。 （2）P1口(P1.0～P1.7)：作一般I/O接口使用。 （3）P2口(P2.0～P2.7)：地址（高8位）或作一般I/O接口。 （4）P3口(P3.0～P3.7)：作一般I/O接口或第二功能引脚。 第6章 内部功能单元及应用 一、 P0口的结构 数据锁存 数据缓冲器 2选1多路开关 驱动控制 一、 P1口的结构 P1口由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。输出驱动电路与P2口相同，内部设有上拉电阻。 P1口是通用的准双向I/O口。输出高电平时，能向外提供拉电流负载，不必再接上拉电阻。当口用作输入时，须向口锁存器写入1。 二、 P3口的结构 （字节地址为B0H，位地址为B0H～B7H） 1、P3用作第一功能（通用I/O口） 对P3口进行字节或位寻址时，单片机内部的硬件自动将第二功能输出线的W置1。这时，对应的口线为通用I/O口方式。 输出时，锁存器的状态（Q端）与输出引脚的状态相同； 输入时，要先向口锁存器写入1，使引脚处于高阻输入状态。