第八章 半导体存储器和可编程逻辑器.pptVIP

第八章 存储器与可编程逻辑器件 8.1 随机存取的存储器RAM 8.2 只读存储器ROM 8.3 可编程逻辑器件PLD 8.1 随机存取的存储器(RAM) 随机存取的存储器--RAM:可以在任意时刻、任意选中的存储单元进行信息的存入（写）或取出（读）的信息操作。当电源断电时， 存储的信息便消失。 随机存取存储器一般由存储矩阵、 地址译码器、 片选控制和读/写控制电路等组成。 二、RAM的基本结构： 1）存储器组成：存储矩阵，地址译码器和输入/输出控制电路。它有3类信号线：地址线、数据线和控制线。 2）地址译码： A、地址：通常RAM以字为单位进行数据的读出与写入（每次写入或读出一个字），为了区别各个不同的字，将存放同一个字的存储单元编为一组，并赋于一个号码，称为地址。字单元也称为地址单元。 B、地址单元的个数N与二进制地址码的位数n满足关系式：N=2n. ROM框图 存储体可以由二极管、三极管和MOS管来实现。 二极管矩阵ROM如图所示， W0、W1、W2、W3是字线， D0、 D1、D2、D3是位线，ROM的容量即为字线×位线， 所以图示ROM的容量为4×4=16，即存储体有16个存储单元。 ROM位扩展 256×8 ROM需 256×1ROM的芯片数为  ROM字扩展 §8.3 可编程逻辑器件（PLD） 一、 PLD的 特点：结构灵活、性能优越、设计简单。 二、PLD的电路表示法： 1. 连接方式： 1）组成：PLD电路由与门和或门阵列两种基本的门阵列组成。 2）结构图： 3）连接方式：A、硬线连接：硬线连接是固定连接，不可以编程改变；B、可编程“接通”单元：它依靠用户编程来实现“接通”连接；C、可编程“断开”单元（被编程擦除单元）：编程实现断开状态。 2. PLD的主要类型： 1）PROM（可编程只读存储器）结构：固定连接的与或门阵列和可编程连接的或门阵列。 2）PLA（可编程逻辑阵列）结构：组合和时序电路。 3）PAL（可编程阵列逻辑）结构：可编程的与门阵列和固定连接的或门阵列。 4）GAL（通用阵列逻辑） 结构：一个与门阵列、一个或门阵列以及一个输出逻辑宏单元。 FPGA、 PLD、 CPLD、 ISP ROM的字扩展 基本的PLD结构图 表8.3.1 PLD输入缓冲器真值表 0 1 1 0 0 1 A ā A 输出 输入 返回目录 * * 存储器是用来存储二值信息的大规模集成电路，是数字系统重要部件。 它将大量存储器按一定规律结合起来构成一个整体，可以比喻为一个由许多房间组成的大旅馆。每个房间有一个号码 （地址码 ），每个房间内有一定容量（二进制数码，又称为一个“字” ）。 (2) 只读存储器( ROM ) (1) 读写存储器( RAM ) 半导体存储器可分为两大类： (2) 只读存储器( ROM ) (1) 读写存储器( RAM ) 双极型 MOS型 静态动态 固定ROM 可编程PROM 可擦写EPROM 电可擦EEPROM Random Access Memory Read Only Memory 存储容量是存储器 的主要技术指标之一， 一般用: [ 存储字数----2N ]* [ 输出位数----M ] 来表示 ( 其中N为存储器的地址线个数 )。 1024(1K)字 * 8(位)=210*8 地址线：7 数据线：8 地址线：10 数据线：8 例如： 128(字)* 8(位)= 27 *8 存储容量= 2N *M 随机存取存储器（RAM） 存储矩阵、 地址译码器、 片选控制 读/写控制电路 1）静态RAM存储单元 2）动态RAM存储单元： 存储器容量表示方法：mk X n 8k X 1 ? 数据线：1 地址线：13 1k X 4 ? 数据线：4 地址线：10 1k=1024, 1024k=1M 3) 存储容量 静态RAM2116 动态RAM2114 随机存取存储器（RAM） 6116 2kX8 6264 8kX8 4) 存储器容量的扩展 a. 位数的扩展 b. 字数的扩展 RAM的字扩展 A11 A10 选中片序号 对应的存储单元 0 0 1 1 1 0 0 1 2114(1) 2114(2) 2114(3) 2114(4) 0000 ~ 1023 1024 ~ 2047 2048 ~ 3071 3072 ~ 4095 地址分配表 8.2 只读