高速缓冲存储器和虚拟存储器精品.pptVIP

段表内容及其管理 段号 段内地址 + + 逻辑地址 段始地址 段长 装入位 段 表 主存实际地址 段表基地址 段式存储管理 提高性能的方法 使用段地址寄存器，保存一段的起始地址，以后使用这一段的数据不必再查段表，直接计算主存地址 段式存储管理的特点 优点：段的分界与程序的自然分界对应 段逻辑上的独立性有利于内存保护 便于实现对段的信息共享 缺点 段长不确定，主存分配和管理不便 容易在段间形成难以利用的碎片 页式存储管理 页式存储管理是把虚拟空间和主存空间都分成大小相同的页（为2的整数幂个字），并以页为单位进行虚存与主存间的信息交换。此时虚存逻辑地址和主存物理地址分别被分为“虚存页号＋页内地址”和“主存页号＋页内地址”，虚、实二页号会不同，但使用相同的页内地址。 与段式存储管理不一样，页不是程序本身的结构特性，而是从管理的角度人为划分的结果。设置和管理好页表是页式存储管理的关键技术。 页式存储管理 页表内容和页式管理 + （在内存中）控制位 有效位 页表 虚地址 (程序中给出) 实地址 (读写内存用) 按地址读 实页号 虚页号 页内地址 实页号 页内地址 页表基地址 控制位：包括修改位、替换位 有效位：表示该页是否已装入主存 页式存储管理 页式存储管理的特点 优点：只要有空白页新页就可以调入内存 只有程序的最后一页可能有零头浪费 缺点：页不是逻辑上的独立程序实体 处理、保护和共享信息不如段式方便 提高性能的方法 为了克服读取一次数据访问两次内存的问题(一次查页表,一次读内存)，引入快速页表（转换旁路缓冲器TLB：translation lookaside buffer） TLB完全由快速硬件实现，但容量较小，采用类似于Cache的关联存储器方式进行访问 页表内容和页式管理 + （在内存中）控制位 有效位 虚 页号 实 页号 慢表 虚地址 (程序中给出) 实地址 (读写内存用) 快表(专设硬件) 比较(按内容选) 按地址读 实页号 虚页号 页内地址 实页号 页内地址 页表基地址 虚拟存储器与高速缓冲存储器区别 Cache 虚拟存储器 功能 提高了主存储器的速度 扩大了主存储器的容量 实现技术 硬件 以软件为主 透明性 透明 不透明 地址转换 简单 复杂、速度慢 数据交换 频率高、数量少 频率低、数量多 小结 多级结构的存储器系统 多级结构组成 高速缓存Cache 主存储器 虚拟存储器 运行的原理：程序运行的局部性原理 时间局部性 空间局部性 多级机构存储器各级之间满足的原则： 一致性原则 包含性原则 小结 主存储器 动态存储器芯片读写原理 静态存储器芯片读写原理 两种存储器芯片的比较 提高主存储器系统性能的措施 高速缓冲存储器 高速缓存的基本运行原理 高速缓存的三种映像方式 高速缓存使用中的几个问题 虚拟存储器 虚拟存储器的基本运行原理 段式存储管理和页式存储管理 计算机组成与系统结构——流水线技术 第8章 高速缓冲存储器和虚拟存储器 本章主要内容 高速缓冲存储器（Cache） 高速缓存的基本运行原理 高速缓存的3种映像方式 高速缓存使用中的几个问题 虚拟存储器 虚拟存储器概述 段式存储管理 页式存储管理 微电子技术发展趋势 CPU与DRAM性能比较 程序的局部性原理 程序在一定时间段内通常只访问较小的地址空间 两种局部性：时间局部性和空间局部性 时间局部性：最近被访问的信息很可能还要被访问。 将最近被访问的信息项装入到Cache中。 空间局部性：最近被访问的信息临近的信息也可能被访问。 将最近被访问的信息项临近的信息一起装入到Cache中。 地址空间 访问概率 高速缓冲存储器（Cache） 用途：设置在 CPU 和 主存储器之间，完成高速与 CPU 交换信息，尽量避免 CPU不必要地多次直接访问慢速的主存储器，从而提高计算机系统的运行效率。 实现：这是一个存储容量很小，但读写速度更快的，以 关联存储器方式 运行、用静态存储器芯片实现的存储器系统。 要求：有足够高的命中率，既当 CPU需用主存中的数据时，多数情况可以直接从CACHE中得到，称二者之比为命中率。 CACHE的基本运行原理 Cache存储单元的组成部分 数据字段：保存从主存单元复制过来的数据 标志字段：保存相应主存单元的地址信息 有效位字段：标识数据字段和标志字段是否有效 提高Cache性能，降低成本 Cache单元的大小：cache line size（几个主存字，减少标志位位数，较少Cache总