第06次课 20101021(集成触发器).pptVIP

3.5.1 基本RS触发器 二、基本RS触发器的逻辑功能 〖例3.5.1〗 三、基本RS触发器的动态特性 3.5.2 电平触发的触发器 一、高电平触发的RS触发器 二、高电平触发的D触发器 3.5.3 边沿触发器 一、主从D触发器 二、维持阻塞型D触发器 〖例3.5.2〗 作 业 ： * 浙江大学 蔡忠法 集成电子技术基础 第5章 集成触发器与基本时序电路 触发器和时序电路在某时刻的输出状态，不但与该时刻的输入取值有关，还与前一时刻的输出状态有关。 本章主要讨论： 各种集成触发器（基本RS、电平触发器、边沿触发器） 基本时序电路的分析与设计方法 一、基本RS触发器的结构 与非门组成的RS触发器 Q和 相互交叉连接，所以两者一定为互补输出， Q = 0时， =1；反之也如此。 Q变为0状态，称为复位(置0) Q变为1状态，称为置位(置1) 触发器的状态不变，由原状态决定，称为保持。 触发器的状态违反互补关系，实际使用时应避免，通常称为禁用。 保持 — — 1 1 置1 0 1 0 1 置0 1 0 1 0 禁用 0 0 说明 × × 上述功能通常用真值表描述： 波形示例（设初态为0）： SD RD Q Q 基本RS触发器应用举例：实现无弹跳开关 无弹跳开关 波形 如键盘去抖、实验箱上的逻辑开关。 按下 VDD Z 要求 放开 按下 放开 实际 或非门组成的基本RS触发器 禁用 × × 1 1 置0 1 0 0 1 置1 0 1 1 0 保持 0 0 说明 — — 基本RS触发器除用与非门实现以外，还可以用或非门和与-或-非逻辑门电路实现。 电路图 功能表 逻辑符号 Q Q SD RD 用或非门构成的基本RS触发器如图所示，已知RS端的输入波形，画出在输入波形作用下Q和 端的相对应波形。假定加入SD、RD前触发器Q端状态为高电平1。 基本RS触发器特点 S( )、R( )不能同时作用（约束条件）。 输出Q、 总是互补（在约束条件下）。 输出只有两个稳定的状态（称为稳态），因此具有记忆功能。 从一个稳态到另一个稳态，需要在输入端加触发（激励）信号： S( )作用时，Q =1；R( )作用时，Q = 0；S、R 都不作用时，Q 维持不变。 输入信号直接触发（称为异步电平触发）。 触发器的动态特性是指触发器的输入数据和触发器状态改变之间的时间配合。为了使触发器的状态翻转稳定、可靠，对基本RS触发器的直接置0、置1的脉冲宽度有一定的要求。 以与非门组成的RS触发器为例，设每个与非门的延迟时间为tpd。要完成一次数据存储（置0或置1）， 或 数据存在的有效时间（最小脉宽）应该为2 tpd 。 基本RS触发器有直接置“0”和置“1”和状态“保持”功能，但没有时钟控制，因此不能实现多个同类触发器同步工作，而且抗干扰能力差等。 在时序逻辑电路中，一般要求用一个统一的时钟（CP, Clock Pulse）信号来协调整个电路的工作。只有在时钟信号的作用下，电路的输出状态才有可能翻转；没有时钟信号作用时，电路的输出状态就不变。 也称RS锁存器。在基本RS触发器的基础上增加了两个与非门。 逻辑符号 工作原理 令CP作用之前触发器的状态为现态（初始状态），记作 ； 令CP作用之后触发器的状态为次态（下一状态），记作 。 当CP=0时，触发器状态保持不变（被“封锁”）； 当CP=1时，输出端Q的状态（次态Q n +1）由S、R、Q原来的状态（现态 Q n）决定。 × 1 1 1 1 1 禁用(约束) × 0 1 1 1 1 0 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1 异步置1 1 × × × 0 1 异步清0 0 × × × 1 0 说明 功能表（特性表） 功能用次态逻辑函数(特性方程)表示 功能用状态转换图表示 它表示触发器从现态转换到次态时对输入端的要求。 状态：0或1 有向曲线：现态转移到次态的条件 状态转移规律： 转移到新的状态：要求有触发信号。 置位：S有效触发（S=1），R不能作用（R=0） 复位：R有效触发（R=1），S不能作用（S=0） 保持原有状态：要求没有相反的触发信号。 保持0：没有置位信号即可（S=0） 保持1：没有复位信号即可（R=0） set reset not reset not set 高电平触发RS触发器的动态特性 状态由0翻转为1 状态由1翻转为0 tpdLH=2tpd tpdLH=3tpd R和S端的状态应该在时钟脉冲低电