计算机组成原理 第三章 存储系统.pptVIP

第三章 内部存储器 概述 SRAM存储器 DRAM存储器 只读存储器和闪速存储器 并行存储器 cache存储器 概述——基本概念 基本概念 存储元件：用一个具有两种稳定状态，并且在一定条件下状态可相互转换的物理器件来表示二进制数码0和1，这种器件称为存储元件。 存储单元：由若干个存储元组成一个存储单元。 存储器：由若干个存储单元组成了存储器。 概 述——存储器分类 存储器分类 按存储介质分类：磁表面/半导体存储器 按存取方式分类：随机/顺序存取（磁带） 按读写功能分类：ROM，RAM RAM：双极型/MOS ROM：MROM/PROM/EPROM/EEPROM 按信息的可保存性分类：永久性和非永久性的 按存储器系统中的作用分类：主/辅/缓/控 概述——存储器的分级 3.1.3 主存储器的技术指标 字存储单元：存放一个机器字的存储单元，相应的单元地址叫字地址。 字节存储单元：存放一个字节的单元，相应的地址称为字节地址。 存储容量：指一个存储器中可以容纳的存储单元总数。存储容量越大，能存储的信息就越多。（1KB=210B， 1MB=220B，1GB=230B，1TB=240B） 存取时间又称存储器访问时间：指一次读操作命令发出到该操作完成，将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间，故称为存储器存取时间。 存储周期：指连续启动两次读操作所需间隔的最小时间。通常，存储周期略大于存取时间，其时间单位为ns。 存储器带宽：单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。 随机读写存储器 半导体存储器的优缺点： 优：半导体存储器的优点是存取速度快，存储体积小，可靠高，价格低廉； 缺：断电后存储器不能保存信息； 静态MOS存储器 动态MOS存储器 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列3.2.2 基本的SRAM逻辑结构3.2.3 读/写周期波形图 主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类： 静态读写存储器(SRAM)：存取速度快 动态读写存储器(DRAM)：存储容量比SRAM大。 随机读写存储器——静态MOS存储器 SRAM的存储位元电路由6个MOS管子组成，其中核心的两个MOS管子构成一个双稳态触发器，这个存储元电路就是利用双稳态触发器来保存信息的。 随机读写存储器——静态MOS存储器 SRAM的组成 存储体：存储单元的集合。 地址译码器：地址译码器的输入信息来自CPU的地址寄存器。地址译码有两种方式：单译码方式和双译码方式。 驱动器：通常加在译码器的输出之后。 I/O电路：处在数据总线和被选用的单元之间，用以控制被选中的单元读出或写入。 片选与读/写控制电路：在地址选择时，首先要进行选片。 输出驱动电路： 随机读写存储器——静态MOS存储器 SRAM存储器芯片举例 3.2.1 基本的静态存储元阵列 1、存储位元 2、三组信号线 地址线 数据线 行线 列线 控制线 3.2.2 基本的SRAM逻辑结构 3.2.2 基本的SRAM逻辑结构 存储体（256×128×8） 通常把各个字的同一个字的同一位集成在一个芯片（32K×1）中，32K位排成256×128的矩阵。8个片子就可以构成32KB。 地址译码器 采用双译码的方式（减少选择线的数目）。 A0~A7为行地址译码线 A8~A14为列地址译码线 3.2.2 基本的SRAM逻辑结构 读与写的互锁逻辑 控制信号中CS是片选信号，CS有效时（低电平），门G1、G2均被打开。OE为读出使能信号，OE有效时（低电平），门G2开启，当写命令WE=1时（高电平），门G1关闭，存储器进行读操作。写操作时，WE=0，门G1开启，门G2关闭。注意，门G1和G2是互锁的，一个开启时另一个必定关闭，这样保证了读时不写，写时不读。 3.2.3 读/写周期波形图 读周期 读出时间Taq 读周期时间Trc 写周期 写周期时间Twc 写时间twd 存取周期 读周期时间Trc=写时间twd [例1] 图3.5(a)是SRA的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时，存储器按给定地址把数据线上的数据写入存储器。请指出图3.5(a)写入时序中的错误，并画出正确的写入时序图。 3.3 DRAM存储器 3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.4 存储器容量的扩充 3.3.5 高级的DRAM结构 3.3.6 DRAM主存读/写的正确性校验 随