EDA技术实用教程-王永才-2009-2010-4(一)(2009.8.28A).pptVIP

EDA 技术实用教程 第 4 章 VHDL设计初步（一） 本章学习内容、目的 本章试图通过数个简单、完整的典型的VHDL设计实例，了解VHDL设计表达电路的方法。 同时对引出VHDL现象、语句规则加以针对性的学习。 本章内容有众多基础知识点，是VHDL入门的关键。 多路选择器的VHDL描述 【重点】顺序语句、并行语句 VHDL中用于描述逻辑功能和电路结构的语句分为顺序语句、并行语句。 【顺序语句】：类似普通软件的执行方式，都是按照语句的前后排列方式逐条执行。 IF s = 0 THEN y = a ; ELSE y = b ; END IF; 顺序语句 【顺序语句只能出现在进程和子程序中，子程序包括函数和过程。】 BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; VHDL有六大类基本顺序语句：(P277) 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 并行语句 【并行语句】：不论有多少语句都是同时进行的，和语句的前后次序无关。 d = a AND (NOT S) ; e = b AND s ; y = d OR e ; 结构体可综合的并行语句有：(P289) 并行信号赋值语句(简单信号赋值语句、条件信号赋值语句、选择信号赋值语句) 进程语句 块语句 条件信号赋值语句 元件例化语句 生成语句 并行过程调用语句 条件信号赋值语句 * * 青岛理工大学琴岛学院计算机工程系 taiyoucai@ 2009-2010第一学期 2009-08 4 VHDL设计初步 4.1多路选择器的VHDL描述 2选1多路选择器的图形化设计输入： 2选1多路选择器的VHDL描述 图4-1 mux21a实体 4 VHDL设计初步 4.1多路选择器的VHDL描述 图4-2 mux21a一种可能结构体 注意点：一种结构体表电路的功能是唯一的，但结构体方式不是唯一的，他取决于基本元件库的来源、优化方向、约束选择、以及目标器件的选择。 2选1多路选择器的VHDL描述 –简洁的语句 【例4-1】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; 4 VHDL设计初步 4.1多路选择器的VHDL描述 2选1多路选择器的VHDL描述--布尔方程来描述 【例4-2】 ENTITY mux21a IS PORT ( a, b : IN BIT; s : IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS SIGNAL d,e : BIT; BEGIN d = a AND (NOT S) ; e = b AND s ; y = d OR e ; END ARCHITECTURE one ; 4 VHDL设计初步 4.1多路选择器的VHDL描述 2选1多路选择器的VHDL描述（IF—THEN--ELSE） 【例4-3】 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; END ARCHITECTURE one ; 4 VHDL设计初步 4.1多路选择器的VHDL描述 三种不同的2选1多路选择器的VHDL描述 –描述了相同的逻辑功能。通过仿真波形来验证。 图4-3 mux21a功能时序波形 4 VHDL设计初步 4.1多路选择器的VHDL描述 4.1.2 相关语句结构和语法说明 以ENTITY引导，END ENTITY 结尾，称为实体。 描述了电路器件的外部