维特比译码程序优化设计.pdf

集成电路应用 基于!#$%’( 系列)*+ 的 维特比译码程序优化设计 北京清华大学电子工程系数字通信与微波国家重点实验室!.EEE;= 张 丹 曹志刚 # ! ! 摘 要 在软件无线电技术中 经常采用 4$’ 芯片实现信道解码 但维特比译码算法在 4$’ 上 的运行速度限制了 译码在高速实时系统中的应用 针对 系列 的特点 提出了 4$’ $50E EEE 4$’ ! 一种优化的译码程序设计方案 利用 的并行运算能力 极大地缩短了译码器中 加比选 单元的 4$’ ! # $ 运算时间% 优化后的程序比优化前的程序在译码速度上提高了约 倍 当在 的 = .: IJ $ 50E :E . ! ! ! ’ % 上运行的时候 对 0 . : 卷积码的译码速度可以达到 ;:E DCKL # 关键词 数字信号处理器 维特比译码器 软件无线电 卷积码因为其编码器简单 编码增益高以及 # 加比选单元!%$ 幸存路径 具有很强的纠正随机错误的能力$在通信系统中 支路度量 # 比 选 计算单元 输出 得到了广泛的应用 基于最大似然准则的维特比 存储单元 % !! 较 择 算法 !*% 是在加性高斯白噪声 !% + ( , 信道下 # $ 性能最佳的卷积码译码算法 也是常用的一种算 路径 法- ./ 0 1 % 支路度量 旧路径度量存储器 存储器 !’ $ 一般来说 实现软判决维特比译码可以有三 计算单元 输入 种方案供选择专用集成电路!%$2 芯片#可编程 !!( 新路径度量存储器!$ 逻辑阵列!3’ (% 芯片以及数字信号处理器!4$’ 图 维特比译码器结构