可编程逻辑器件的简介和应用.pptVIP

可编程逻辑器件的简介 集成电路的发展 ASIC(Application Specific IC): 专用集成电路 SSI（几十～几百门）, MSI （几百～几千门）, LSI （几千～几万门）, VLSI /ULSI （几万门以上） SOC(System On Chip)系统芯片 将微处理器、模拟IP核、数字IP核和存储器（或片外存储控制接口）集成在单一芯片上。它通常是客户定制的，或是面向特定用途的标准产品 PLD的发展 PLD(Programmable Logic Device)可编程逻辑器件 PLA(Programmable Logic Array)可编程逻辑阵列 GAL(Generic Array Logic)通用逻辑阵列 FPGA(Field Programmable Gate Array)现场可编程门阵列 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件 PLD的发展 20世纪80年代中期, Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD和与标准门阵列类似的FPGA PLD的逻辑符号表示方法 PROM结构 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM PLA结构 PLA的内部结构在简单PLD中有最高的灵活性。 PAL结构 与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 GAL结构 GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。 GAL器件的OLMCOutput Logic Macro Cell 每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器 PLD的组成原理 兰色：逻辑单元 红色：连线资源 黄色：输入输出块? PLD的组成原理 一个二维的逻辑块阵列，构成了PLD器件的逻辑组成核心。 输入／输出块：连接逻辑块的互连资源。 连线资源：由各种长度的连线线段组成，其中也有一些可编程的连接开关，它们用于逻辑块之间、逻辑块与输入／输出块之间的连接 PLD的组成原理 随着工艺的进步和应用系统需求，一般在FPGA中还包含以下可选资源： 存储器资源（Block RAM和Select RAM） 数字时钟管理单元（分频/倍频、数字延迟） I/O多电平标准兼容（Select I/O） 算数运算单元（乘法器、加法器） 特殊功能模块（MAC等硬IP核） 微处理器 a. 可编程逻辑器件（PLD） 复杂的PLD中，有一种是从GAL中的那类宏逻辑单元结构发展而来的，被称之为一般 CPLD，这些器件中常用的包括 Lattice 的MACH等系列器件，Altera的MAX7XXX等系列器件，Xilinx公司XC95XX 等系列器件。 它们的规模从 32 到 近千个宏单元，延时从20ns 到 5ns，封装为 44到 几百个引脚。 CPLD内部结构（Altera的MAX7000S系列） CPLD的组成原理 基于乘积项（Product-Term)的结构 组合逻辑的输出(AND3的输出)为f，则f=(A+B)*C*(!D)=A*C*!D + B*C*!D a. 可编程逻辑器件（PLD） 这类器件采用 CMOS 电可擦工艺制造，一般有两种编程方法： 一种需要使用编程器以及特殊的编程适配座对器件进行编程； 另一种可在系统电路板上使用简单的几个引脚对器件进行编程，也就是所谓的在系统编程（ISP）。可以通过相应的简单的下载电缆通过pc 对已装在印制板上的器件进行编程，从而方便用户产品的生产和升级， 这也是目前几乎所用 CPLD 器件所支持的一个重要应用特性。 a. 可编程逻辑器件（PLD） 另外一种复杂的 PLD 器件就是 FPGA,这类器件与上述的 CPLD器件相比有以下特点： 1. 大多数的FPGA由逻辑单元的阵列构成，单元结构结构上与从GAL发展而来的CPLD的宏单元结构不同； 2. 不具备与设计无关的延迟特性。后期的FPGA多采用“快速通道”以及模块局部互联等技术缓解这个问题； a. 可编程逻辑器件（PLD） 3. FPGA的逻辑规模和复杂程度可以做的远比CPLD要高，适用于大的和复杂的逻辑系统设计； 4. 大多数的FPGA内部不带有存储内部逻辑结构的电改写的存储器。必须通过专用的逻辑配置器件或者微处理器等下载内部逻辑。 a. 可编程逻辑器件（PLD） 由此带来两个特点： 一． 是逻辑的现场可修改特性，可以灵活的修改和调整内部逻辑结构，这是CPLD所作不到的。 二． 由于这种逻辑配置和下载