第4章-存储器.pptVIP

第四章 存 储 器 2011.10.9 4.1 现代高档微机系统的存储器体系结构 4.2.1 半导体存储器的分类 Flash ROM的特点: 4.2.2 存储器芯片的选用原则 4.3 存储器芯片和存储条的接口特性 4.3.1 各类存储芯片的接口共性 2. 与CPU的连接特性 4.4 主存储器系统的构成原理 4.4.1 存储器结构的确定 1. 双体存储器结构示例（80286存储器） 2. 8体存储器结构示例（Pentium存储器） 4.4.2 存储器芯片的选配 位扩展 字扩展 字位扩展 4.4.3 存储器接口设计 2.存储器接口设计举例 4.5 高速缓存器（Cache)基本原理 4.5.1 Cache的基本结构和工作原理 4.5.2 Cache与内存的映像关系 4.5.3 高速缓存器的读/写操作 2. Cache的写过程 (1) 通写(Write-Through)法 优点：简单，能保持主存与Cache副本的一致性，Cache中任意页的内容都可被随时置换，决不会造成数据丢失的错误； 缺点：每次Cache写插入慢速的访主存操作，影响工作速度。 (2) 回写法 (3) 只写主存 硬 盘 磁盘存储器的记录原理 硬盘存储器的组成原理 硬盘上的信息组织 1. 磁盘存储器的记录原理 2. 硬盘存储器的组成原理 3. 硬盘上的信息组织 P = M/IO .A17.A18.A19 =A0·M/IO·A17·A18·A19 = =A0·M/IO·A17·A18·A19 CSM0=A0. P CSM1=BHE ·M/IO·A17·A18·A19 A19 A18 A17 A0 BHE M/IO = 110 01 1 CSM0=0，M0选中M1无效; A19 A18 A17 A0 BHE M/IO = 110 10 1 CSM1=0 ，M1选中M0无效; A19 A18 A17 A0 BHE M/IO = 110 00 1 CSM0= CSM1=0 ，M0,M1同时选中; A19 A18 A17 A16 A15 A14 ~ A1 A0 = 1 1 0 A16 ~ A0 = C000H ~DFFFH 偶数地址 M0地址范围 奇数地址 M1地址范围 Cache是为了把由DRAM组成的大容量内存储器都看作是高速存储器而设置的小容量局部存储器,一般由高速SRAM构成。 Cache的有效性是利用了程序对存储器的访问在时间上和空间上所具有的局部区域性。 内存 置换 控制器 地址 映象 机构 Cache 存储器 CPU 数据总线 地址总线 内存段号 （页号） 页内地址 Cache页号 命中? Y N CACHE与CPU相同半导体材料； CPU读取CACHE数据速度是内存5倍以上；L1时钟周期相同于CPU ; 软件设计需要考虑命中率指标。 高速缓存中各页所存的位置与主存中相应页的映像关系，决定于对高速缓存的管理策略。从原理上，可以把映像关系分为三种方式： 全关联方式 直接映射方式 分组关联方式 1.全关联方式 标记内容：调入页的N位页号 寻址方法：将内存地址的页号与全部标记地址(页号)进行比较。 内存地址位长NA = N+M 位； CACHE容量为2C+M字节，共2C页； 内存和CACHE页面容量均为2M 字节 ； 内存均分为2N个页面。 页内地址 页内地址 CACHE页号 内存页号 CACHE地址： 内存地址： C位 N位 M位 1.Cache的读过程 CPU将主存地址送往主存、启动主存读的同时，也将主存地址送往Cache，并将主存地址高位部分同存放在地址映象机构内部的地址标记相比较： ●若CPU要访问的地址单元在Cache中(命中)，CPU只读Cache，不访问主存； ●若不在(未命中)，这时就需要从主存中访问,同时把与本次访问相邻近的一页内容复制到Cache中，并在地址映象机构中进行标记。 Cache的写操作与读操作有很大的不同，这是因为在具有Cache的系统中，同一个数据有两个拷贝，一个在主存，一个在Cache中。因此，当对Cache的写操作命中时，就会出现如何使Cache与主存内容保持一致的问题。针对这一情况，通常有如下几种解决方法: 通写(Write-Through)法 回写(Write-Back)法 只写主存 ? 通写法 ? 回写法 ? 只写主存 每次写入Cache时，同时也写入主存，使主存与Cache相关页内容始终保持一致。 Cache的写过程 每次只是暂时将数据写入Cache，并用标志将该页加以注明。 当Cache中任一页数据被置