4.4组合逻辑设计.ppt

Combinational-Circuit Analysis Get the Logic Expression or Truth Table from Logic Circuit Exhausting Way (穷举法) 将全部输入组合加到输入端； 根据基本逻辑关系，从输入端到输出端，写出每一级门的输出； 根据最后输出结果列出真值表； 4.3 Combinational-Circuit Synthesis(组合电路的综合) “Don’t-Care” Input Combinations(“无关”输入组合) Definition: Output doesn’t matter for certain inputs combinations (定义： 与输出无关的输入组合) These input combinations is called d-set. “Don’t-Care” Input Combinations F = ?A,B,C,D(1,2,3,5,7) + d(10,11,12,13,14,15) Multiple-Output Minimization(多输出函数的化简) A Class Problem Use d-set for logic minimization 4.4 Timing Hazards(定时冒险) Steady-state Behavior Transient Behavior (稳态特性 和 瞬态特性) Circuit Delays (电路延迟 ) Hazard（冒险） 4.4.1 Static Hazards (静态冒险) Static 1-Hazards ( 静态-1型冒险) Static 0-Hazards ( 静态-0型冒险) 4.4.2 Finding Static Hazards Using Karnaugh Maps (利用卡诺图发现静态冒险) 4.4.3 Dynamic Hazards (动态冒险) 一个输入转变一次而引起输出变化多次的可能性 通常采用同步设计消除 Homework 4.18 (a) (c) (e) 4.19 (a) (c) (e) 4.50 4.55 4.56 4.61 第四章 小结 4.1 开关代数 公理、定理 摩根定理 对偶、反演 逻辑函数的标准表示法 补充：竞争－冒险（清华教材） 检查竞争－冒险现象的方法 消除竞争－冒险现象的方法 消除竞争－冒险现象的方法 第4章教学大纲要求 Digital Logic Design and Application 真值表 积之和、和之积 标准项 n 变量最小项（最大项） 补充：同或、异或 4.2 组合电路分析 4.3 组合电路综合 4.4 定时冒险 Digital Logic Design and Application 1 A A Y1 ≥1 1 A Y2 A A Y1 Y2 竞争：门电路两个输入信号同时向相反的逻辑电平跳变。 若后继负载电路是一个对脉冲敏感的电路， 这种尖峰脉冲可能使负载电路发生误动作。 竞争－冒险：由于竞争而在电路输出端可能产生尖峰脉冲 Digital Logic Design and Application 只要输出端的逻辑函数在一定条件下能简化成 Y = A + A Y = A·A 或 则可判定存在竞争—冒险 如：Y = AB +AC 当 B = C = 1 时，Y = A + A ，存在竞争—冒险 又如：Y = ( A + B ) ( B + C ) 当 A = C = 0 时，Y = B·B ，存在竞争—冒险 采用计算机辅助分析手段 用实验来检查电路输出端是否产生尖峰脉冲 Digital Logic Design and Application * * Chapter 4 Combinational Logic Design Principles(组合逻辑设计原理) Basic Logic Algebra (逻辑代数基础) Combinational-Circuit Analysis (组合电路分析) Combinational-Circuit Synthesis (组合电路综合) Digital Logic Design and Application (数字逻辑设计及应用) X+Y’ (X+Y’)·Z X’·Y·Z’ F = (X+Y’)·Z + X’·Y·Z’ = X·Z + Y’·Z + X’·Y·Z’ = (X+Y’+Z’)·(X’+Z)·(Y+Z) Digital Logic Design and Applica