CMOS设计实验.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
CMOS设计实验

实验三 CMOS与非/或非门版图设计 一、实验目的 电路版图实现过程中源、漏共用方法、MOS管串联与并联的尺寸选择方法、L-edit软件的基本设定和集成电路工艺与版图的图层关系。 二、预习要求 根据性能和指标要求,明确设计要求和规则要求。 掌握L-edit编辑环境,设计与非门的版图 掌握t-sipice和w-edit仿真环境,完成版图反相器的仿真 掌握lvs环境变量 写出预习报告 三、与非门版图的设计方法 1、确定工艺规则。 2、绘制与非门版图。 3、加入工作电源进行分析 4、LVS比较 四、实验内容 完成CMOS与非门版图设计,CMOS与非门的原理图如下,要求在L-edit工具中画出一下电路元件,并且给出输入输出端口以及电源和地线。 画出上述晶体管对应的版图,并且要求画出的版图在电学上,物理几何上,以及功能一致性上正确,版图的设计参考样式如下: 五、版图规则/一致性检查 对所设计的版图进行DRC、ERC规则检查 对所设计的版图进行LVS一致性检查 六、后仿真与改进 对于设计的版图是否能够达到优异的性能,需要通过提取版图上的寄生参数,对含有版图寄生参数的电路进行仿真才能知道,很多时候版图上错误的走线,布图方法会导致致命的错误。 对于CMOS与非门版图设计,需要进行以下仿真:给CMOS与非门的输入以不同的阶越信号的输入,观察CMOS与非门的输出信号的变化。 七、实验报告要求 实验报告包括以下内容 项目名称 已知条件和指标要求 版图设计规则 版图设计规程 规则检查、一致性比较 电路的仿真、改进和建议

文档评论(0)

cgtk187 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档