06-1-0 第六章 时序逻辑电路-1.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第六章 时序逻辑电路 6.1 概述 数字电路根据其工作特点和结构的不同可以分为两大类: 组合电路——不具备有记忆功能。 时序电路——具备有记忆功能。 一?组合电路 1.结构特点 (1) 电路由逻辑门构成,不含记忆元件; (2) 输入信号是单向传输的,电路中不含 反馈回路; 二、时序电路 1.结构特点 (1) 电路由组合电路和存储电路构成,含 记忆元件; (2) 电路中含有从输出到输入的反馈回路; 2.功能特点:有记忆功能。 例:对JKFF,当J=K=1时: Qn=0 ,Qn+1=1; Qn=1 ,Qn+1=0 (1)激励方程 三?时序逻辑电路的分类 按模型分类 mealy型: Z(tn+1) 与Q (tn) ? X(tn) 有关; moore型: Z(tn+1) 只与Q (tn) 有关。 强调: moore型是mealy型的一种特例。 2. 按时钟分类 同步时序和异步时序 同步时序:存储电路的状态变更是靠时钟同步。 只有一个CP信号, 即: CP=CP1=CP2 ? ? ? =CPn 异步时序:有多个CP信号。 ① 脉冲型的异步时序电路,有多个CP信号。 ② 电位型异步时序电路无CP信号。 (即:指基本RSFF) 强调:本章主要只讨论,同步时序电路和脉冲型的异步时序电路。 6.2 时序电路的分析 目的:是为了找出该电路输出和输入之间的逻辑关系,以确定电路的逻辑功能。 一?分析步骤 1?分析电路的结构 (1)找出电路中哪些部分是组合电路。 (2)找出电路中哪些部分是存储电路。 (3)找出电路中的输入信号X和输出信号Z。 (4)再根据各FF是否使用同一时钟确定电路是同步或异步时序电路。 2?写出四组方程 (1)时钟方程 ,(2)激励方程 , (3)次态方程 ,(4)输出方程。 3?作状态转移表?状态转移图、波形图。 4?叙述电路的逻辑功能。 (3)偏离状态 不在主循环中的状态,如本题中的 Q3 Q2 Q1= 101,110,111称为偏离状态。 (5)无效循环(指不能自启动的电路) 对于不能自启动的电路,应该强制打破它的死循环,将它们纳入主循环。 2. 写出四组方程 ① 时钟方程: CP=CP1 =CP2 (同步) ② 各触发器的激励方程 ③各触发器的次态方程 ④ 电路的输出方程 3. 作状态转移表?转移图 讨论: 表6.2.3(b)例二电路的状态转移表 令: A→00 ; B →01 ; C →10 ; D →11 。 表6.2.3(c) 例二电路的状态转移表 列出电路的状态转移图: * 2.功能特点:无记忆功能。 图6.1.1 时序电路的结构框图 X1 Xj Z1 Zk Q1 Qm W1 Wl X Q Z W … … … … 时序电路的结构框图 3. 时序电路的结构框图 X1 Xj Z1 Zk Q1 Qm W1 Wl X Q Z W … … … … 4.工作描述 (1)激励方程 X1 Xj Z1 Zk Q1 Qm W1 Wl X Q Z W … … … … (2)状态方程 X1 Xj Z1 Zk Q1 Qm W1 Wl X Q Z W … … … … (3)输出方程 X1 Xj Z1 Zk Q1 Qm W1 Wl X Q Z W … … … … (4)时钟方程 (同步:CP=CP1=CP2 ? ? ? =CPn) (2)状态方程 (3)输出方程 (4)时钟方程 (同步:CP=CP1=CP2 ? ? ? =CPn) 例6.2.1 分析图6.2.1时序电路的逻辑功能。 解:1. 结构分析 组合电路:1个异或门; 存储电路:3个DFF,构成同步的时序存储电路, CP1=CP2=CP3=CP; 没有外部输入逻辑变量; 外部输出为Z。 ——由以上结构分析可知,这个时序电路 为Moore型电路。 2. 写出四组方程 (1)时钟方程 : CP=CP1=CP2=CP3 (同步) (2)激励方程: (3) 各触发器的次态方程 (4)电路的输出方程 3. 作状态转移表、状态转移图或波形图 作状态转移表时,先列草表,再从初态(预置状

文档评论(0)

wxc6688 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档