第04章 计算机中的运算器部件.pptVIP

第4章 本章主要内容 运算器部件概述 定点运算器的功能、组成与设计 模型机的运算器 运算器功能与组成概述 计算机五大功能部件之一，在控制器的指挥控制下，完成指定给它的运算处理功能。 运算器通常包括定点运算器和浮点运算器两种类型： 定点运算器：完成对整数类型数据的算术运算、逻辑类型数据的逻辑运算 浮点运算器：完成对浮点类型数据的算术运算 运算器设计需要解决的问题 需要明确参加运算的数据来源，运算结果的去向。运算器能直接运算的数据，通常来自于运算器本身的寄存器。这些寄存器本身是暂存数据用的，是由触发器构成的时序逻辑电路。 需要明确将要执行的运算功能，是对数值数据的何种算术运算功能，还是对逻辑数据的何种逻辑运算功能。完成数据运算功能的线路是组合逻辑电路。 运算器部件只有和计算机的其他部件连接起来才能协同完成指令的执行过程。 运算器完成一次数据运算过程由多个时间段组成，其时序关系示意表示在下图。 本章主要内容 运算器部件概述 定点运算器的功能、组成与设计 模型机的运算器 定点运算器功能与组成 完成算术与逻辑运算功能 算术逻辑单元（ALU） 暂存参加运算的数据和中间结果 通用寄存器组 乘除法运算的硬件线路支持 乘商寄存器（Q寄存器） 作为处理机内部数据通路（Data Path） 本章主要内容 运算器部件概述 定点运算器的功能、组成与设计 模型机的运算器 若不考虑Gi、Pi的形成时间，C0经过2ty产生第1小组的C1、C2、C3及所有组进位产生函数Gi*和组进位传递函数Pi* ； 再经过2ty，产生C4、C8、C12、C16； 最后经过2ty后，才能产生第2、3、4小组内的C5～C7、C9～C11、C13～C15 。 设计一个9位先行进位加法器，每3位为一组，采用两级先行进位线路。 C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 用74181和74182芯片构成一个64位的ALU，采用多级分组并行进位链。 64位ALU共需要16片74181，5片74182组成。 (1). 单级先行进位方式 这种进位方式又称为组内并行、组间串行方式。以16位加法器为例，可分为四组，每组四位。第1小组组内的进位逻辑函数C1、C2、C3、C4的表达式与前述相同，C1～C4信号是同时产生的，从C0出现到产生C1～C4的延迟时间是2ty。 4位CLA 加法器 4位CLA 加法器 4位CLA 加法器 4位CLA 加法器 A4～A1 A8～A5 A12～A9 A16～A13 B4～B1 B8～B5 B12～B9 B16～B13 S4～S1 S8～S5 S12～S9 S16～S13 C4 C8 C12 C16 C0 ? ? ? ? ? ? ? ? ? ? ? ? C16 C12 C8 C4 C0 C1 Ci ty 2 4 6 8 ? ? ? ? (2). 多级先行进位方式 多级先行进位又称组内并行、组间并行进位方式。 字长为16位的两级先行进位加法器，第一小组的最高位进位C4： C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 = G1* + P1* C0 称： G4+P4G3+P4P3G2+P4P3P2G1 为组进位产生函数 G1* ； P4P3P2P1 为组进位传递函数 P1* 。 依次类推： C8=G2*+P2*G1*+P2*P1*C0 C12=G3*+P3*G2 * +P3*P2*G1*+P3*P2*P1*C0 C16=G4*+P4*G3*+P4*P3*G2*+P4*P3*P2*G1*+P4*P3*P2*P1*C0 CLA电路 4位 BCLA 加法器 4位 BCLA 加法器 4位 BCLA 加法器 4位 BCLA 加法器 A4～A1 A8～A5 A12～A9 A16～A13 B16～B13 B12～B9 B8～B5 B4～B1 S4～S1 S8～S5 S12～S9 S16～S13 C0 C16 P 2 * P 1 * P 3 * P 4 * G 1 * G 2 * G 3 * G 4 * C4 C8 C12 C16 C12 C8 C4 C0 C1 Ci ty 2 4 6 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 四位CLA加法器 4位CLA 加法器 S4 ~ S1 A4 ~A1 B4 ~ B1 C0 C4 四位BCLA加法器 4位BCLA 加法器 S4 ~ S1 A4 ~A1 B4 ~ B1 P1 G1 C0 4. 3 ALU举例 74181是四位算术逻辑运算部