(嵌入式系统教材）9-时钟和电源.pptVIP

下载本文档

2
0
约小于1千字
约 13页
2018-05-22 发布于天津
举报
版权申诉

(嵌入式系统教材）9-时钟和电源.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

(嵌入式系统教材）9-时钟和电源.ppt

一、概述时钟和功率管理模块由三部分组成：时钟控制，USB控制和电源控制。 S3C2410A的时钟控制逻辑能够产生系统所需要的时钟，包括 CPU的FCLK，AHB总线接口的HCLK，和APB总线接口的PCLK。 S3C2410A有两个PLL，一个用于FCLK,HCLK,PCLK，另一个用于 USB模块（48MHZ）。时钟控制逻辑能够由软件控制不将PLL连接到各接口模块以降低处理器时钟频率，从而降低功耗。 S3C2410A有各种针对不同任务提供的最佳电源管理策略，电源管理模块能够使系统工作在如下4种模式：正常模式，低速模式，空闲模式和掉电模式。 ;1.时钟控制逻辑 ;1.1 时钟的设置特殊功能寄存器 ;2.时钟除数控制寄存器(CLKDIVN) 用来设置FCLK:HCLK:PCLK的比例关系，默认为1:1:1 。;二、电源管理;1.正常模式;2. 空闲模式;3.低速模式;4. 停止模式（掉电）;图1 电源管理示意图