基于FPGA的CRC算法的实现.pdfVIP

计 算 机 与 现 代 化 2008年第5期 JISUANJIYUXIANDAIHUA 总第 153期 文章编号：1006-2475(2008)05-0111-03 基于 FPGA的CRC算法的实现 顾文斌 ，王 怡 ，马 莉2 (1．河海大学常州校区，江苏 常州213022；2．常州电视广播大学，江苏 常州213022) 摘要：CRC校验是一种数据通信中广泛应用的检错方法。在多种通信协议的帧结构中有一个 16位或32位的FCS，就是 利用CRC编码保证数据帧的无误传输。本文阐述 了CRC算法的基本原理 ，并基于实际系统需要 ，在 FPGA 中实现了 CRC算法。 关键词：VHDL；数字传输；差错控制；CRC 中图分类号：TP311，52 文献标识码 ：A RealizationOfCRCAlgorithm BasedonFPGA GU Wen—bin ．WANGYi，MA Li ’ (1．HohaiUniversity，Changzhou213022，China；2．ChangzhouTelevisionBroadcastsUniversiyt，Changzhou213022，China) Abstract：CRCiswidelyusedincheckingmistakesindigitalcommunication．Inmanykindsofcommunication protocolframe structure．thereare16bim or32bim FCSwhichUSeStoguaranteetheunmistakabledatatransmission．Thisarticleelaboratesthe basicprincipleoftheCRCalgorithm．Basedonactualsystematicnede ，andrealizeshteCRC algorithm inFPGA． Keywords：VHDL；digitaltransmission；errorcontrol；CRC 0 引 言 ‘ 1 CRC原理简介 在数字通信系统中可靠与快速往往是一对矛盾 循环冗余码校验，简称CRC(CyclicalRedundancy 的词。若要求快速，则必然使得每个数据码元所 占的 Check)。它利用了循环和反馈机制，校验码 由输入 时间缩短、波形变窄、能量减少，从而在受到干扰后产 数据与历史数据经过较为复杂的运算而得到，因此， 生错误的可能性增加，传送信息的可靠性下降。若是 冗余码包含了丰富的数据间的信息，可靠性高。 要求可靠 ，则使得传送消息的速率变慢。因此，如何 循环冗余码校验是利用除法及余数的原理来作 合理地解决可靠性和速度这一对矛盾，是正确设计一 错误侦测 (ErrorDetectinG)的。它将要发送的数据比 个通信系统的关键问题之一。引起传输差错的根本 特序列当作一个多项式 f(x)的系数，发送时用双方 原因是信道内存在噪声及信道传输特性不理想造成 预先约定的生成多项式 G(x)去除，求得一个余数多 的码间串扰。为了尽可能地提供通信的可靠性，就需 项式 ，将余数多项式加到数据多项式之后发送到接收 要采用信道编码技术，对可能或已经出现的差错进行 端，接收端同样用 G(x)去除接收到的数据，进行计 控制，CRC码就是其中的一种编码技术。循环冗余 算，然后把计算结果和实际接收到的余数多项式数据 校验是由分组线性码的分支而来，其主要应用是二元 进行比较，相同的话表示传输正确。CRC校验检错 码组。编码简单且误判概率很低 ，在通信系统中得到