第八章 超高速集成电路硬件描述语言VHDL 数字电子技术知识基础 .pptVIP

IF 条件 THEN 语句 ； ELSIF 条件 THEN 语句 ； ELSIF 条件 THEN 语句 ； ELSE 语句 ； END IF; 1. IF语句 IF语句的一般形式为： 三、VHDL的顺序行为 第三节 VHDL的行为描述 2. CASE 语句 CASE语句的一般形式： CASE 表达式 IS  WHEN 值 ＝ 语句 ； WHEN 值 | 值 ＝ 语句 ；  WHEN 离散范围 ＝ 语句 ；  WHEN OTHERS ＝ 语句 ；END CASE; 三、VHDL的顺序行为 第三节 VHDL的行为描述 (1) 关键字WHEN的数量不作限制，但不容许两个语句用一个值； (2) 所有WHEN后面的值在CASE语句中合起来的值域中的全部； (3) WHEN的次序可以任意排定 每当单个表达式的值在多个起作用的项中选择时，用CASE语句语句是较合适的，它根据所给表达式的值域，选择“=”后面的执行语句。 2. CASE 语句 三、VHDL的顺序行为 第三节 VHDL的行为描述 3. FOR语句 FOR循环语句的一般形式为： 循环标号 ：FOR 循环变量 IN 范围 LOOP 语句 ； END LOOP 循环标号 ； FOR i IN 1 TO 3 LOOP a(i):= i*i; END LOOP; 循环语句变量为i，循环范围为“1 TO 3”，语句部分是乘方。 三、VHDL的顺序行为 第三节 VHDL的行为描述 4. WHILE..LOOP语句 WHILE..LOOP循环语句的一般形式为： 循环标号 ：WHILE 条件 LOOP 语句 ； END LOOP 循环标号 ； 循环的条件是布尔表达式，在每次执行循环前检查条件为真时执行循环，为假时结束循环。 WHILE (X 10) LOOP X:= X＋1; END LOOP; 三、VHDL的顺序行为 第三节 VHDL的行为描述 5. 断言语句ASSERT ASSERT语句等价于一个进程语句，它不作任何操作，仅用于判断某个条件是否成立，当条件为真，该语句任何事都不做；如果为假，则报告一串信息给设计者。 RS触发器 当r 和s 同时等于1时，触发器处于不定状态 ENTITY RSFF IS PORT(r,s:IN BIT; q,not_q:OUT BIT); END RSFF; 三、VHDL的顺序行为 第三节 VHDL的行为描述 ARCHITECTURE RSFF_arc OF RSFF IS BEGIN PROCESS(r,s) VARIABLE last_state:BIT:= ‘0’; BEGIN ASSERT NOT(r= ‘1’ AND s= ‘1’) REPORT “Both r AND s equal to ‘1’” SEVERITY error; IF r= ‘0’ AND s= ‘0’ THEN last_state:= last_state ; ELSIF r= ‘1’ AND s= ‘0’ THEN last_state:= ‘0’; ELSE -- r= ‘0’ AND s= ‘1’ last_state:= ‘1’; END IF; 第三节 VHDL的行为描述 第八章 超高速集成电路硬件描述语言VHDL