关于晶体管晶体管逻辑ttl电路.pptVIP

②第一级的集电极和第二级的发射极(CI，E2)串接，将第一级 的输出YI作为第二级发射极的输入端之一。 C1，E2串接 第63页/共74页 ③两个串接与非门的输出端线与 C1，C2并联 第64页/共74页 ④由单管串接与非门组成简化“与或非”门，相当于两个管单元简化与非门将其分相管的输出线与 由单管串接与非门构成的简化“与或非”门 第65页/共74页 第66页/共74页 第67页/共74页 4、单管逻辑门的直流运用持点及级连 两个单管门基极并联受同一门驱动时 （a）不带隔离门；（b）带隔离门 第68页/共74页 单管门和其他TTL门并接输入时 （a）单管门不带隔离门；（b）单管门带隔离门 第69页/共74页 4.6 LSTTL电路的版图设计 TTL集成电路版图设计，首先是划分隔离岛，将元件分成若干个独立的设计单元，然后按参数的要求进行元器件的图形，尺寸的设计，再将这些单元进行布局和布线，形成版图。 1、划分隔离区 根据隔离岛的划分原则，电路可划分成七个隔离区(不包括压焊块的隔离岛，每个压焊块都需要一个独立的隔离岛)。 2、基本设计条件的确定 包括采用的工艺、基本的工艺设计参数和版图设计规则。 第70页/共74页 3、各单元的图形设计 集成电路中各元器件的图形和尺寸，取决于它在集成电路中的作用以及对其参数的要求，所有尺寸的设计要符合版图设计规则的要求。所以在进行各单元的图形、尺寸设计前，首先要对电路进行分析。 4、布局 布局即把元器件按照电路的要求以及连线的要求，安排在合适的位置上。 5、布线 布线即按照电路的连接关系以及连线的要求、把元器件连接成电路的复合版图。 第71页/共74页 第72页/共74页 第73页/共74页 第74页/共74页 二、LSTTL电路的基本特点 1、采用高阻值电阻使功耗PD下降为标准TTL们的1／5左右。 2、用R1，D1，D2组成以SBD为输入管的DTL电路。 DTL输入方式有一下优点： ① 高电平时输入电流IIH变小；② 由于SBD是多子器件，所以速度快；③ 因为SBD的击穿电压较高(BVSBD)＝10～15V)，所以可将不用的输入端直接与VCC相接，而不用通过电阻接VCC，方便了用户。 第31页/共74页 3、Q4的基极泄放电阻，R4由接地改为接输出端V0，并加上SBD管的D5和D6。提高高电平输出时的负载能力。 4、增加二极管D6、D5使电路速度得到提高。 5、采用离子注入，薄层外延等新技术和对通隔离，深N＋集电极接触等工艺减小了器件的尺寸和寄生效应，提高了电路速度和集成密度。 三、不足之处 电路的阈值电压VTH较低，使低电平噪声容限下降。 第32页/共74页 4.3 LSTTL门电路的逻辑扩展 一方面在TTL与非门中增加扩展器，用以增加输入端（“与”扩展器）和实现逻辑功能扩展（“与或”扩展器）； 另一方面生产其他逻辑功能的TTL门电路（如或非门、与或非门、与门、异或门、异或非门等）。 同一种门又可按照输出结构的不同而分为基本门、集成极开路（OC）三态（3S）门等。 第33页/共74页 非门 与门 与或非 或非门 第34页/共74页 或门 异或门 第35页/共74页 4.3.1 输出管集电极开路门（OC门） 第36页/共74页 与非门的线与使用 (a) 一般与非门，(b) OC与非门 第37页/共74页 OC门 （a）电路图；（b）逻辑符号 第38页/共74页 具有图腾柱输出的电路不能将几个TTL门电路并联使用，获得“线与”功能。 原因：这些并联的门中，有的输出为VOL，其余的输出为VOH门的有源负载灌入输出为VOL门的输出管Q5，这将造成VOL上升，甚至破坏逻辑关系或烧毁输出管。 多级与非门串联使用可实现这种逻辑功能，但使用的门电路多，而且延迟时间长。 把TTL门的有源负载去掉，就得到集电极开路门，即OC门。把标准系列与非门中的高电平输出驱动级去掉，直接由输出管Q5的集电极输出，任何一个或全部的输出管Q5饱和时，输出电压被下拉到低电平，得到高电平输出的唯一方法是所有门的输出管Q5都截止。 第39页/共74页 多个OC门关在同一根总线上进行数据传输，当某OC门的控制电平A（或B）为低电平时，该OC门的输出管Q5处于截止状态，不传输数据，相当于此极对母线不起作用。仅当控制电平为高电平时，才将本级输入信息发送至总线上。 OC门的缺点：没有有源负载，所以它的tpd（平均传输延迟时间）较大，驱动容性负载的能力降低，要外接负载电阻到电源，给使用带来不便。 第40页/共74页 4.3.2 三态逻辑（TSL）门 为了保持一般图腾柱输出的优点，又能作“线与”连接，人们创造了三态逻辑（TSL）门，它由一个基本门和一个控制门（选通门）组合而成。 三种状态：高电平输出，低电平输出，禁止态（高阻态），相当