高速流水线ad转换器关键电路设计研究-research on key circuit design of high-speed pipeline ad converter.docxVIP

下载本文档

8
0
约5.46万字
约 79页
2018-06-01 发布于上海
举报
版权申诉

高速流水线ad转换器关键电路设计研究-research on key circuit design of high-speed pipeline ad converter.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

高速流水线ad转换器关键电路设计研究-research on key circuit design of high-speed pipeline ad converter

摘要流水线模数(A/D)转换器广泛应用于通信系统、高清视频系统和数字雷达系统。为了能让它在高速高精度应用场合中表现出优越的性能，研究它的关键电路变得尤为重要。采样保持电路单元(S/H)、增益数模单元(MDAC)和子模数转换单元(Sub-ADC)作为流水线A/D转换器中的关键电路，它们的性能决定了整个系统性能的好坏。论文对流水线A/D转换器的关键电路单元进行了研究和设计，基于SMIC0.18μm1.8VCMOS工艺设计实现了适用于12位100MS/s流水线A/D转换器的S/H、MDAC和Sub-ADC电路。论文提出了一种适用于流水线A/D转换器的设计流程。首先分析了流水线A/D转换器的工作原理，提出了流水线A/D转换器的热噪声和量化噪声分配方法。在讨论这些关键电路结构的基础上，详细地研究分析了这些关键电路的设计要点，并对它们进行了设计实现。此外，论文中介绍了一种基于gm/Id的运算放大器设计方法，该方法对短沟道CMOS工艺的模拟电路设计非常有效。仿真表明，在采样频率为100MHz，输入信号幅度为900mV，频率为12.5MHz的正弦信号时，S/H电路的SNDR为87.58dB，SFDR为92.41dB，有效位数为14.26位；第一级MDAC的SNDR和SFDR分别为75.97dB和84.45dB，有效位数为12.33位；比较器在100MHz下的失调电压1sigma值为0.4mV。上述仿真参数均满足12位流水线A/D转换器的系统要求。关键词：流水线A/D转换器高速采样保持MDAC比较器AbstractPipelineADCsarewidelyusedinmodernapplicationssuchascommunicationsystems,HDvideosystemsanddigitalradarsystems.ThekeycircuitsincludeS/H,MDACandSub-ADC,whichneedthroughinvestigationsasitsaccuracyandspeeddominatethesystem’soverallperformances.ThethesisstudiedtheS/H,MDACandSub-ADCcircuitswhichfitthe12-bit100MS/spipelineADCbasedonanSMIC0.18μmCMOStechnologyat1.8V.AdesignprocessofPipelineADCsispresentedinthisthesis.ByanalyzingtheworkingprincipleofPipelineADCs,anoisedistributionmethodaboutthermalnoiseandquantizationnoiseisproposed.Furthermore,basedondiscussingthesystemstructureofS/H,MDACandSub-ADCcircuits,detailedanalysisanddesignmethodofthesekeycircuitsarepresented.Inaddition,thethesisintroducedaamplifierdesignmethodbasedongm/Id,whichisveryeffectiveforanalogcircuitdesignwithshortchannelCMOSprocess.Withthesamplingclockat100MHz,ainputsignalat12.5MHzand900mVswing,simulationresultsshowthattheSNDR,SFDR,ENOBofS/Hisabout87.58dB,92.41dBand14.26-bit,respectively;thefirststageMDAC,theyareabout75.97dB,84.45dBand12.33-bit,respectively.Thecomparatorachievesanoffsetof0.4mVwith1sigmaat100MHz.Theseperformancesmeettherequirementsofthe12-bit100MS/spipelineADC.Keywords:PipelineADCHigh-speedS/HMDACComparator.目录第一章绪论.................................................................................................................11.1概述...............