第7篇 章 组合逻辑电路 《工业电子学》课件.ppt

第7章 组合逻辑电路 ; 7.1 由基本逻辑门构成的组合电路的分析和设计;例: 分析下图所示逻辑电路;7.1.2 组合电路的一般设计方法;例: 试用与非门设计一个三变量表决电路,表决规则为少 数服从多数.;例 设计一个两位二进制数比较器。;列真值表：;画卡诺图化简：;A1A0; 7.2 MSI构成的组合逻辑电路;7.2.1 自顶向下的模块化设计方法;B: 数据检测系统;A;7.2.2 编码器;设计一个具有互相排斥输入条件的编码器.;X3 X2 X1 X0 A1 A0 0 0 0 0 × × 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 1 × × 0 1 0 0 1 0 0 1 0 1 × × 0 1 1 0 × × 0 1 1 1 × × 0 0 0 1 1 1 0 0 1 × × 0 1 0 × × 1 0 1 1 × × 1 0 0 × × 1 1 0 1 × × 1 1 1 0 × × 1 1 1 1 × × ;4线—2线编码器电路图：; 带输出使能(Enable)端的优先编码器:;X3 X2 X1 X0 A1 A0 E0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 ;;二、 二－十进制编码器;三、 通用编码器集成电路;输出（8421反码）;例如: 若输入I8、I5、I2为0（有效），其它输入为1 。;YEX;YS=ST I0I1I2I3I4I5I6I7;输出（二进制反码）;编码器扩展举例:;YEX;;7.2.3 译码器;高电平输出有效的2线– 4线译码器电路;低电平输出有效的2线– 4线译码器电路;由前面分析容易得出:;2、用译码器实现组合逻辑函数;解题的几种方法：;(2)利用高电平输出有效的译码器和或非门。;(3) 利用低电平输出有效的译码器和与非门。;(4)利用低电平输出有效的译码器和与门。;3、译码器的使能控制输入端;EN为使能控制输入端， EN=0，输出均为0； EN=1，输出译码信号。;利用使能端实现扩展的例子：; 二、 二???十进制译码器;;三、 通用译码器集成电路;3线— 8线译码器真值表（74138）;74138应用举例:;例题：;2、74154;四、 显示译码器;a; 2、 显示译码器;显示译码器设计步骤：;真 值 表;思考题： 根据上面设计，判断当输入DCBA为 1010时，LED显示什么？;7.2.4 数据选择器;地址码输入;Y= (A1A0)D0+ (A1A0)D1 + (A1A0)D2+ (A1A0)D3;地址;2、数据选择器通道扩展：由四选一数据选择器组成 十六选一数据选择器的例子;二、 通用数据选择器集成电路;;0 1 2 3 4 5 6 7;3、利用选通控制端实现通道扩展的例子:;三、数据选择器的应用 ;例