数字电路3集成逻辑门电路.pptVIP

JHR 7404六反相器非门 GND VCC 第32页/共56页 JHR 二、两种特殊的门电路 　　1.集电极开路与非门（OC门） 　　　OC门是（Open Collector Gate）缩写，它是种计算机常用的特殊门。 输出端接地 输出端与电源短接 大 电 流 大 电 流 第33页/共56页 JHR （2）TTLOC门电路形式 新标准符号 第34页/共56页 JHR （3）OC门的工作原理 第35页/共56页 JHR OC门也具有与非逻辑功能，只是它的输出端必须外接上拉电阻RP及外接电源EP。 　◆当输入A、B、C全高电平（3.6V）时，三极管T2、T3均饱和导通，输出端L为低电平（0.3V）。 　◆◆当输入A、B、C中有低电平（0.3V）时，T1管特殊深饱和， 　　　VC1＝0.3＋0.1＝0.4V，三极管T2、T3均截止，输出端L为高电平EP。 　因此仍有“全高出低，有低出高”的输入、输出关系，是一个正逻辑的与非门。 第36页/共56页 JHR 　（4）OC门的应用 　　　OC门在计算机中应用很广，主要用来实现“线与”逻辑、逻辑电平的转换及总线传输。 　　1）实现“线与”逻辑 第37页/共56页 JHR 　2）实现逻辑电平的转换，可作为接口电路 VH＝3.6V VL＝0.3V VL＝0.3V VH＝10V COMS反相器 TTLOC门 第38页/共56页 JHR 继电接触器 驱动发光二极管的 接口电路 驱动感性负载的 接口电路 第39页/共56页 JHR 　3）实现“总线”（BUS）传输 总线 BUS 用OC门实现总线传输 第40页/共56页 JHR 将多个OC与非门按如图形式连接，当某一个门的选 通输入Eｉ为“1”，其它门的选通输入均为“0”时，该 OC门就被选通，其数据输入信号Dｉ便经此门送上 总线（BUS）。 　为保证数据传送的可靠性，任何时侯只允许一个门 被选通，即只允许一个门挂在数据总线上，因为若多 个门被选通，这些OC门的输出会构成“线与”，使数 据传送出错。 第41页/共56页 JHR 【例题】利用两OC门与非门G1，G2并联驱动3输 入与非门电路如图所示。为保证电路正常工作，求 RP值。已知：OC门截止时的漏电流IOH＝200μA， 导通时的灌电流为 　IOL＝16mA，负载门G3，G4，G5的IIH＝ 40μA，IIS＝1mA，VIHmin＝2.7V，VILmax＝ 0.5V，VCC＝5V。 第42页/共56页 JHR 例题图 第43页/共56页 JHR ［解］当两个OC门均输出高电平时，电阻RP上的压降最小，流过它的电流IL也最小，为OC门漏电流与下一级门漏电流的和。如图（a）所示。 第44页/共56页 JHR 　所以有： 　IL＝2IOH＋3×3IIH＝2×0.2mA＋3×3×0.04mA 　　＝0.76mA 　为满足OC门输出（即负载门输入）高电平VIHmin＝2.7V， 　应使： 所以 第45页/共56页 JHR 当OC门G1输出低电平，OC门G2输出高电平时，每个负载门的IIS都将灌入输出为低电平的OC门G1，如图（b）所示。 第46页/共56页 JHR 所以　　IL＝IOL－3IIS＝16mA－3×1mA＝13mA 　为满足OC门输出（即负载门输入）低电平VILmax＝0.5V，应使： 电阻RP的取值应满足：　　RPmin≤RP≤RLmax 　　即　　346Ω≤RP≤3.03kΩ 第47页/共56页 JHR 2.三态输出门（TS门） 　　TS门是Three State Gate的缩写，它也是计算机中广泛使用的特殊门电路。 三态门在工作状态下，输出可为逻辑“1”和逻辑“0”。在禁止态下，输出高阻抗表示输出端悬浮，此时该门电路与其它门电路无关。 第48页/共56页 JHR （1）电路形式 第49页/共56页 JHR 控制端 新标准符号 （2）工作原理 　　①当控制端E/D＝“0”时，T6三极管截止，T5、T6、D2构成的电路对由T1、T2、T3、T4、D1构成的基本TTL与非门无影响，因此输出 该门电路处于工作态； 第50页/共56页 JHR ②当控制端E/D＝“1”时，T6饱和导通，VC6＝0.3V， 相当于在基本与非门一个输入端加上低电平，因此 T2、T3管截止，同时D2管导通，使T2集电极电位VC2 箝位在1V。即 　　　　VC2＝VCE6＋VD2＝0.3＋0.7＝1V 　　使T4、D1无导通的可能。此时的L处于高阻悬浮 状态，称三态门的禁止态。 第51页/共56页 JHR 三态门与非门真值表 第52页/共56页 JHR 　在三态门逻辑符号中，应注意： E/D＝“1” 高阻态 E/D＝“0” 　E/D＝“0” 　高阻态 　E/D＝“1” 　E/D＝“0” 　高阻态 　E/D