FPGA低功耗的设计技术.pdf

FPGA低功耗设计 北京理工大学雷达技术研究所 陈禾 本节内容 数字电路的功耗 低功耗设计技术 低功耗FPGA设计 CMOS 电路的功耗来源 在数字CMOS 电路中，功耗是 V DD 由三部分构成的： P = P + P + P Total dynamic short leakage PMOS Id 其中Pdynamic是电路翻转时 in out 产生的动态功耗，Pshort是 Ishort Ileakage C P管和N管同时导通时产生 NMOS L 的短路功耗，Pleakage是由 扩散区和衬底之间的反向 偏置漏电流引起的静态功 V SS 耗。 CMOS 电路的功耗来源 静态功耗 CMOS在静态时，P、N管只有一个导通。 由于没有Vdd到GND的直流通路，所以 CMOS静态功耗应当等于零。但在实际当 中，由于扩散区和衬底形成的PN结上存 在反向漏电流，产生电路的静态功耗。 静态功耗为： P ∑(反向电流 I ）×（电流电压V ） s i dd n 其中：n为器件个数。 CMOS 电路的功耗来源 动态功耗 CMOS 电路在“0”和“1”的跳变过程中， 会形成一条从VDD通过P管网络和负载 电容到地的电流Id对负载电容进行充 电，产生动态功耗Pdynamic ： P =KC V 2f dynamic L DD 其中K是在单位时间内的平均上跳次 数，f是时钟频率。 CMOS 电路的功耗来源 短路功耗 CMOS 电路在“0”和“1”的转换过程中， P、N管会同时导通，产生一个由VDD到 VSS窄脉冲电流，由此引起功耗。 在输入波形为非理想波形时，反相器处 于输入波形上升沿和下降沿的瞬间，负 载管和驱动管会同时导通而引起功耗。 CMOS 电路的功耗来源 通常情况下静态功耗占总功耗的1%以下，可以忽略不 计，但如果整个系统长时间处于休眠状态，这部分功 耗需要进行考虑。 短路功耗在整个CMOS 电路的功耗中只占很小的一部 分，对于转换时间非常短的电路，Pshort所占的比例可 以很小，但对于一些转换速度较慢的电路Pshort可以占 到30%左右，平均大约在10%左右。 一般情况下，动态功耗P 占整个功耗的比例大约 dynamic 为70%~90% 。 有些文