第2章 MCS-51单片机内部结构与原理.pptVIP

第三章 OV（PSW.2）溢出标志。带符号数补码运算时，如果有溢出，即当运算结果超出－128～＋127的范围时，OV置1；无溢出时OV清0。 —（PSW.1）为保留位。 P（PSW.0）奇/偶标志。每个指令周期均由硬件来置位或清0，以指出累加器A中1的个数的奇偶性。若1的个数为奇数，则P置位，否则清0。 ⑤堆栈指针SP。堆栈是一个特殊的存储区，暂存数据和地址，它是按“先进后出”的原则存放数据的。 第一个进栈的数据所在的存储单元称为栈底，最后进栈数据的存储单元叫做栈顶，SP是8位特殊功能寄存器，始终指向栈顶在片内RAM中的位置，每存或取一字节数据SP就自动加或减1，系统复位后SP的初始值为07H，即堆栈实际从08H单元开始工作。 ⑥ 数据指针DPTR。DPTR是16位的特殊功能寄存器，由高8位字节DPH和低8位字节DPL组成。用于存放16位地址，作间址寄存器和基址寄存器使用，以便访问片外RAM和ROM。DPTR可以作为2个独立的8位寄存器DPH和DPL使用。 ⑦ 并行I/O接口P0、P1、P2和P3。均为8位，可以实现数据的输入或输出。 其余的特殊功能寄存器在以后章节介绍。 2.3 MCS-51单片机I/O端口电路、时钟电路与工作方式 2.3.1 MCS-51单片机I/O端口的结构及使用方法 MCS-51单片机内有4个8位并行I/O口，称为P0、P1、P2和P3。每个端口都是8位准双向I/O口，共占32个引脚。每个端口都包含一个锁存器，一个输出驱动器和一个输入缓冲器。在具有片外扩展存储器的系统中，P2口送出高8位地址，P0口为双向总线，分时送出低8位地址和数据的输入/输出。 1．P0口 P0口的字节地址为80H，位地址为80H～87H。图2-5所示为P0口某一位的结构图。它由一个输出锁存器、2个三态输入缓冲器和输出驱动电路及控制电路组成。图中控制信号C的状态决定转换开关的位置。当C=0时，开关处于图示位置；当C=1时，开关拨向反相器输出端位置。 图2-5 P0口某位结构图 VCC 10KΩ P0.X：引脚 三角1和2：三态缓冲器 地址线一般不用，控制线一般置0 VT1、VT2：场效应管（0截止，1导通） 编程时加：MOV PX,#0FFH （1）P0口用作输入/输出口 当执行一条由端口输入的指令时，“读引脚”脉冲把三态缓冲器2打开，这样，端口引脚上的数据经过缓冲器2读入到内部总线。在读入端口引脚数据时，由于输出驱动VT2并接在引脚上，如果VT2导通，就会将输入的高电平拉成低电平，产生误读。因此在端口执行输入操作前，应先向端口锁存器写入1，也就是使锁存器Q的反的值=0。因为控制线C=0，因此VT1和VT2全截止，引脚处于悬浮状态，可作高阻抗输入。 例如执行： MOV A，P0 CPU执行的是“读引脚”的操作，将P0口上的数据读入累加器A，必须注意，执行该类输入指令前必须把锁存器写入“1”。 当P0口作为输出端口时，CPU执行“读—修改—写”的操作，内部数据总线上的数据在“写锁存器”的信号作用下由D端进入锁存器，经锁存器的反相端送至VT2，在经VT2反相，在P0.X引脚上出现的数据正好是内部总线的数据。 例如执行： ANL P0，A 内部产生的“读锁存器”操作信号使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算后，结果又送回P0的接口锁存器并出现在引脚上。 （2）P0口用作地址/数据总线 当系统进行片外ROM扩展或进行片外RAM扩展，P0口用作地址/数据总线。 2．P1口 P1口的字节地址为90H，位地址为90H～97H。图2-6所示为P1口某一位的结构图。它由一个输出锁存器、2个三态输入缓冲器和输出驱动电路组成。输出驱动电路只有一个场效应管VT1，同时内部带上拉电阻。 图2-6 P1口某位结构图 P1口可作通用双向I/O口用，不必再外接上拉电阻。当端口用作输入时和P0口一样，必须先向对应的锁存器写入“1”，使VT1截止，然后读引脚。 3．P2口 P2口的字节地址为0A0H，位地址为0A0H～0A7H。图2-7所示为P2口某一位的结构图。它由一个输出锁存器、2个三态输入缓冲器和输出驱动电路及控制电路组成。输出驱动电路只有一个场效应管VT1，同时内部带上拉电阻。 图2-7 P2口某位结构图 P2口作为输入/输出口使用时和P0口一样。 例如执行： ANL P2，A CPU执行的是“读—修改—写”的操作。内部产生的“读锁存器”操作信号使锁存器Q端数据进入内部数据总线，在与累加器A进行逻辑运算后，结果又送回P2口的接口锁存器并出现在引脚上。 例如执行： MOV A，P2