第3章 单片机硬件结构.pptVIP

第3章 单片机的硬件结构 80C51单片机的结构 80C51单片机基本组成 中央处理器CPU：8位，运算和控制功能 内部RAM：共256个RAM单元，用户使用前128个单元，用于存放可读写数据，后128个单元被专用寄存器占用。 内部ROM：4KB掩膜ROM，用于存放程序、原始数据和表格。 定时/计数器：两个16位的定时/计数器，实现定时或计数功能。 并行I/O口：4个8位的I/O口P0、P1、P2、P3。 串行口：一个全双工串行口。 中断控制系统：5个中断源（外中断2个，定时/计数中断2 个，串行中断1个） 时钟电路：可产生时钟脉冲序列，允许晶振频率6MHZ和12MHZ 简言之： 一个8位CPU； 4KByte程序存储器； 128Byte数据存储器； 两个16位定时/计数器； 64KByte扩展总线控制电路； 4个8-bit并行I/O端口； 一个可编程串行接口； 五个中断源，其中包括两个优先级嵌套中断; 内部振荡器. 80C51单片机芯片内部逻辑结构图 80C51单片机的引脚排列及逻辑符号 堆栈 在程序设计时应注意把SP值初始化为30H之后，为什么？ 堆栈类型： 堆栈使用方式：自动方式和指令方式 堆栈举例 ORG 0000H JMP MAIN ORG 0030H MAIN: MOV SP,#30H ；设定堆栈指针为30H PUSH R0 ；保护现场，以防止在子程序 ；或中断程序中改变主程序中 ；设定的寄存器的值 PUSH R1 … POP R1 ；后进先被弹出 POP R0 ；先进后被弹出，弹出后SP指向30H … END 3.3 80C51单片机的并行I/O P0口 P0用作通用I/O时，控制=0 ： （1）此脚作输入口（事先必须对它写“1”） 牢记： 振荡周期(时钟周期)= 晶振频率fosc的倒数； 1个机器周期 = 6个状态周期 1个机器周期 = 12个振荡周期； 1个指令周期 = 1、2、4个机器周期 3.5 80C51单片机的系统复位 本章小结 * 第3章 单片机的硬件结构 3.1 80C51单片机的结构及信号引脚 3.2 80C51单片机的内部存储器 3.3 80C51单片机的并行I/O口 3.4 80C51单片机的定时单位 3.5 80C51单片机的系统复位 3.6 80C51单片机的低功耗功能 振荡器及定时电路 80C51 CPU 4KBROM 程序存储器 2个16位定时器/计数器 可编程串行口 可编程I/O口 64KB总线 扩展控制器 串行输入 串行输出 控制 并行 I/O口 外中断 外时钟源 外部事件计数 128 BRAM 数据存储器 内中断 图3.1 80C51单片机系统结构框图 端口0驱动器 端口2驱动器 RAM (128×8) 端口0锁存器 端口2锁存器 ROM (4K×8) 程序地址寄存器 缓冲器 PC加1寄存器 程序计数器PC 数据指针DPTR 堆栈指示器SP PCON 中断、串行口和定时器 RAM 地址寄存器 ACC B寄存器 ALU 状态寄存器 暂存寄存器2 暂存寄存器1 定时 与 控制 端口1锁存器 端口3锁存器 端口1驱动器 端口3驱动器 XTAL1 P1.0～P1.7 ALE RST PSEN EA Vcc (+5V) Vss 指令译码器 指令寄存器 P2.0～P2.7 P0.0～P0.7 P3.0～P3.7 XTAL2 SCON TMOD TCON TH0 IE SBUF (TX) TL0 TH1 TL1 SBUF (RX) IP 运算器 控制器 存储器 I/O接口 IP 单片机执行程序就是在控制电路的控制下进行的。首先从程序存储器中读出指令，送指令寄存器保存；然后送指令译码器进行译码，译码结果送定时控制电路，由定时控制逻辑产生各种定时信号和控制信号；再送到系统的各个部件去控制相应的操作。这就是执行一条指令的全过程，而执行程序就是不断重复这一过程。 单片机执行程序的全过程 VCC VSS XTAL2XTAL1 RST P0. 0P0.1P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1. 0P1.1P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 ALE P3. 0P3.1P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 EA PSEN RXD/TXD/INT0/ INT1/ T0/