北京理工大学《数字电路—分析与设计》第4章组合逻辑电路.ppt

北京理工大学 信息科学学院 §4.3 组合电路逻辑分析 组合电路的一般的分析步骤归纳如下： §4.4 组合电路逻辑设计 用以实现逻辑函数布尔表达式的硬件电路形式大致有如下几类： 4.4.1用小规模集成电路(SSI)实现逻辑函数 4.4.2用中规模集成电路(MSI)实现逻辑函数 1.用译码器实现逻辑函数 2.用多路选择器（MUX）实现逻辑函数 ① n k的情况： ② n k的情况： 4.4.3一般设计步骤和设计举例 【例4.26】 【例4.29】 作业2：4-15的(a)、(b)，4-16，4-19，4-21，4-22的(1)，4-24的(1)、(2)，4-37 §4.5 组合逻辑电路中的竞争与冒险现象 4.5.1竞争与冒险现象及其成因 4.5.2冒险现象的类型及识别 4.5.3冒险现象的排除 作业3：4-42，4-43 f0 (X1, X0, A, B)=0； f1 (X1, X0, A, B) = f2 (X1, X0, A, B) = f4 (X1, X0, A, B) f3 (X1, X0, A, B) = f5 (X1, X0, A, B) = f6 (X1, X0, A, B) f7 (X1, X0, A, B) 画出逻辑图 f0 (X1, X0, A, B)=0； f1 (X1, X0, A, B) = f2 = f4 f3 (X1, X0, A, B) = f5 = f6 f7 (X1, X0, A, B) 整个逻辑电路所用到的集成电路芯片如下： “四2输入或非门”74LS02一片(SSI);“四2输入与门”74LS08两片(SSI)； “四2输入或门”74LS32一片(SSI)；“8-1 MUX”74LS151一片(MSI)。 函数最小项的总个数少于MUX数据输入端的个数。这时，要将多余的MUX数据输入端和选择控制变量输入端作逻辑上的处理，即：按需要接“1”或接“0”。 【例4.20】用74LS151实现两变量X1和X0的“异或”函数F和“同或”函数G。 F(X1, X0) = X1⊕X0 G(X1, X0) =X⊙X0 当n k时，选用不同的选择控制变量输入端作为函数自变量的输入，就对应了使用不同的数据输入端作为最小项的“选通”输入。那些舍弃不用的数据输入端，可按约束项来处理，即：它们接“1”、接“0”都可以。 与“译码器”不同的是：一个“多路选择器”MUX只能实现一个逻辑函数，它不能同时实现多个逻辑函数。 函数最小项的总个数大于MUX数据输入端的个数，即：函数自变量的个数要多于MUX的选择控制变量的个数。 这时应该采用变量分离法来实现逻辑函数。 所谓变量分离法，就是从函数的n个自变量中选取k个变量作为MUX的选择控制变量（接到选择控制输入端上），而剩下的(n-k)个自变量叫做“引入变量”，将这些引入变量构成所谓的“余函数”fi，再将这些 fi接到MUX相应的数据输入端Di上。 【例4.21】用4-1MUX实现逻辑函数F(A,B,C) F(A,B,C) 【例4.21】用4-1MUX实现逻辑函数F(A,B,C) F(A,B,C) F(A,B,C) 在所有自变量的反变量都存在的前提下，一个具有k个选择输入端的2k－1 MUX，不用附加任何门电路，就可以实现变量为n ≤ k+1的逻辑函数。 【例4.22】试用此4-1MUX实现逻辑函数F(A,B,C,D) 以A、B作为MUX的选择控制变量，则余函数为fi(C,D) （i=0～3）。 F(A,B,C,D) 相应的余函数为： f0(C,D)= ；f1(C,D)= ；f2(C,D)= ；f3(C,D)= 以B、D作为MUX的选择控制变量，则余函数为fi(A,C)（i=0～3）。 F(A,B,C,D) 相应的余函数为： f0(A,C)= ；f1(A,C)=0；f2(A,C)=1；f3(A,C)=C f0(C,D)= ；f1(C,D)= ；f2(C,D)= ；f3(C,D)= f0(A,C)= ；f1(A,C)=0；f2(A,C)=1；f3(A,C)=C 比较两组余函数，显然后一组余函数比前一组余函数更简单。 【例4.23】续例4.22。用卡诺图法确定充当MUX选择变量的函数自变量，以使得所产生的余函数相对最为简单。 f0(C,D)= f2(C,D)= f1(C,D)= f3(C,D)= f0(A,B)= f2(A,B)=1 f1(A,B)=0 f3(A,B)=B f0(A,C)= f2(A,C)=1 f1(A,C)=0 f3(A,C)=C 卡诺圈总数越少、且每个卡诺圈所围的小格越多，则所产生的余函数越简单。 用C、D或B、D作