微机概念综述答案.docVIP

阐述微机系统的基本组成，总线的功用及总类。 答：计算机系统分为：硬件系统及软件系统。硬件系统包括微机算机主机板，电源，机箱及外围设备。 主机板：微处理器CPU（算术逻辑单元，控制器，寄存器阵列），内存储器（只读（ROM），随机（RAM），高速缓存（Cache）），I/O接口电路（并行I/O，串行I/O），系统总线。 外围设备：外部设备（输入/输出设备，外存储器），过程I/O通道。 软件系统包括系统软件，中间件，程序设计语言，应用软件。 系统软件：监控程序BIOS，操作系统，语言处理程序，服务程序。 程序设计语言：机器语言，汇编语言，高级语言，面向对象语言。 计算机系统的所有的地址信号，数据信号，和控制信号都由总线进行传输。 总线分为：片内总线，又称芯片内部总线，位于CPU芯片内部，用来实现CPU内部各功能单元电路之间的相互连接和信号的相互传递；片总线，又称元件级总线，是微机算机主板上或单板微机上以CPU芯片为核心，芯片与芯片间连接的总线；内总线，又称微机算机总线或板机总线，又称为微机系统总线，用来实现计算机系统中插件板与插件板间的连接；外总线，又称通信总线，用于系统之间的连接，完成系统与系统间的通信。 解读8086总线周期和操作时序，画出相关时序图。 答：CPU访问（读或写）一次存储器或I/O接口所花时间，称为一个总线周期。8086一个最基本的总线周期有4个时钟周期（状态T）组成。在T1（系统总线处于空闲状态或执行状态周期时可含一个或多个时钟周期），CPU首先将访问的存储单元或I/O端口的地址送到总线上；在T2-T4，若是“写”总线周期，则CPU在此期间把输出数据送到总线上；若是“读” 总线周期，则CPU把T3到T4期间从总线上输入数据往T2时，总线浮空，以便CPU有个缓冲时间把输出地址的写方式转换为输入数据的读方式。当与CPU相连的存储器或外设速度跟不上CPU的访问速度时，会有外设通过READY控制线能使CPU在T3之后插入一个或多个附加的始终周期Tw（等待状态）。 论述中断的概念，中断响应处理的过程。 答：中断是为处理一些紧急发生的情况，使程序中断当前任务，将CPU的控制转向该紧急事件进行处理，并在处理完后返回原程序的一种过程。 中断响应处理的过程：CPU在执行完当前指令后，才响应中断请求。它首先要判定中断申请的性质，按照中断优先级别的规定，顺序进行查询。当检测到为除法出错，INTn或INTO中断或非屏蔽NMI中断时，立即转入响应的中断服务程序进行中断处理。如果是可屏蔽的INTR中断请求，则需判定中断允许触发标志位IF，当IF=1时，允许中断，否则CPU对该中断请求不予响应。单步中断受TF单步中断标志控制，当TF=1时，响应单步中断，否则不予响应。 D．论述设计存储系统时序存储芯片的选择原则，存储芯片与CPU的连接问题。 答：选择原则：首先要根据需要，用途和性价比选用合适的存储器芯片类型和容量。然后还应根据CPU读写周期对速度的要求，确定所选的存储器芯片类型是否满足速度要求。 连接问题：一、地址线、数据线、控制线的连接。存储器芯片与CPU的连接就是与地址线、数据线、控制线（三总线）的连接。二、总线的负载能力。由于主存储器系统有多片ROM和RAM芯片组成。每片芯片均接在总线上，若芯片数量较多，必然会增大总线的负担。所以要求较大的负载能力。硬件系统中一般应在CPU与总线间接入总线驱动器，来提高总线的负载能力。三、存储器芯片与CPU的速度匹配。CPU的取指令周期和存储器的读/写周期都有固定的时序。若存储器芯片的速度不能满足CPU的读/写时间要求，则将在时序的T3和T4间插入多个等待状态（Tw）。存储器芯片的速度影响了CPU的运行效率。 阐述接口电路的功用，组成及传送的信息。CPU与外设交换数据的方式及特点。 答：接口的基本功能是在CPU的系统总线和I/O设备之间传输信息、提供缓冲作用以满足双方的时序需要。 接口应具备：一、寻址功能。它应能对选择存储器和I/O接口的信号做出响应，此外还要对送来的片选信号进行识别，以断定当前的接是否被访问，并确定是接口中的哪个寄存器被访问。二、输入/输出功能。接口要根据送来的读/写信号决定当前进行的是输入操作还是输出操作，并能随后从总线上接收来自CPU的数据和控制信息，或将数据或状态信息送到总线上。三、 数据转换功能。接口不但要把外设输入数据或将数据送往外设，并且要把CPU输出的并行数据转换成所连接外设可接收的数据格式，或者把从外设输入的信息转换成并行数据送往CPU。四、联络功能。当接口从总线上接收一个数据或把一个数据送到总线上以后，能发一个就绪信号，以通知CPU数据传输已完成，可准备进行下一次传输。五、中断管理功能。