数字电路EDA的设计第六章 典型数字系统的设计.ppt

使用VHDL编程控制1602LCM的运行，一般使用状态机法，即将1602LCM的工作过程分解为若干个状态，每一状态发送某一控制指令给指令寄存器IR以实现指定的显示效果。 在16x2 LCD的显示屏上显示“HELLO WORLD!”介绍状 态机的LCM接口控制方法。 1602显示的硬件验证 （1）确定管脚对应关系 （2）由QUARTUSII进行管脚分配 （3）电平定义 （4）观察验证 串口通信 串口即串行数据接口，串口按位（bit）发送和接收字节。由于串口长期使用RS-232C标准进行数据传输，所以有些场合也将串口称为RS-232C接口。 标准的RS-232C接口协议规定了25根信号线，对应的串口接插件称为DB25。但一般使用其中的9根线足可完成串口通信，与此对应的串口接插件称为DB9。如果串口通信双方始终处于就绪状态下准备收发数据，则可以采用最简单而实用的方法：三线连接法，即将地线、发送数据线、接收数据线分别对应相连。 EDA系统中，通常CPLD或FPGA芯片的数据运算能力相对CPU而言较弱，因此当数据需要作复杂的运算处理时，经常需要将数据传送给PC机或其他CPU进行处理。由于PC机一般都具备串行口COM1或COM2，因此通过串行口实现CPLD或FPGA与PC机之间通信就成为较常见的选择。 异步串口数据传送格式 异步串口数据传送格式的指标主要是波特率、起始位、数据位、停止位和奇偶校验位。对于两个相互通信的端口，这些指标必须匹配。 波特率是串口最重要的指标，用来衡量数据传送速率，它表示每秒钟传送的二进制代码的个数，单位是bit/秒。例如1200波特表示每秒钟发送1200个bit。 RS-232C串口在没有数据传送时始终保持为逻辑‘1’状态，当发送方准备发送数据时，首先发出一个逻辑‘0’，这个低电平就是起始位。接收方收到起始位后，就开始准备接收数据。起始位在异步串口通信过程中起到同步的作用。 数据位是实际传送的信息数据。实际的数据位位数可以是5、6、7和8位。根据实际传送的内容可以进行数据位的设置，如传送标准的ASCII码时，可以选择7位，而传送扩展的ASCII码时可以设置为8位。 设置奇偶校验位是串口通信中一种简单的检错方式。奇校验是指接收方收到数据位与检验位中‘1’的个数始终保持为奇数，而偶检验是指接收方收到数据位与检验位中‘1’的个数始终保持为偶数。通信双方必须事先约定奇偶检验方式。 VHDL描述RS-232C串口 串口通信的VHDL程序仿真结果 串行口通信的仿真结果如图6-16所示。从图中可以看出，每发送完一个字节，即8位数据后，线路上将输出一个高电平，之后又开始传送下一个字节。同样，仿真波形显示，有效数据到达接收管脚rxd之前，线路上保持为高电平，直到收到一个低电平起始位，将该起始位后的8位数据串行接收后依次送到保存接收结果的信号data的各位 * 第六章 典型数字系统设计 ● 分频器; ● 交通灯控制器; ● 数字频率计; ● 数字钟电路; ● LCD接口控制电路; ● 串行口控制器; ● 2FSK/2PSK信号产生器 分频电路 分频电路是数字电路中应用十分广泛的一种单元电路。尤其在EDA系统中，由于FPGA芯片外接晶振通常频率较高（如XILINX公司的BASYS电路板的晶振最高可产生100MHz的时钟信号），而系统中不同模块所需的工作时钟频率一般是不同的,当所需频率小于晶振提供的频率时,就需要分频电路对晶振提供的高频时钟频率进行降频，以获得所需的工作时钟。 目前大部分FPGA芯片片内集成了锁相环，如altera的PLL。应用锁相环可以很精确地对外部输入时钟进行分频与倍频，然而，其分频与倍频的的倍数只有有限的若干种，因此一般仅用来调节主时钟频率。当设计的目标系统要求实现特殊的分频或倍频系数时，就需要通过编写HDL程序进行设计。 偶数分频 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY div_fre IS PORT (clk：IN STD_LOGIC; rst：IN STD_LOGIC; div_out：OUT STD_LOGIC); END div_fre; ARCHITECTURE a OF div_fre IS SIGNAL cnt: STD_LOGIC_VECTOR (2 DOWNTO 0); SIGNAL div_tmp:STD_LOGIC; BEGIN PROCESS (clk