数字系统设计课题选编.docVIP

6.12 数字系统设计课题选编 本节将选遍8个数字系统设计课题，供读者根据该流程进行练习，或用于数字逻辑课程的课程设计题目。 6.12.1数字系统设计课题一：运算器设计 1 设计任务 设计一个能实现两种算术运算和两种逻辑运算的8位运算器。参加运算的8位二进制代码分别存放在4个寄存器R1、R2、R3、R4中，要求在选择变量控制下完成如下4种基本运算： 1)实现A加B，显示运算结果并将结果送寄存器R1； 2)实现A减B，显示运算结果并将结果送寄存器R2； 3)实现A与C，显示运算结果并将结果送寄存器R3； 4)实现A异或D，显示运算结果并将结果送寄存器R4； 2 功能说明 根据设计任务，为了区分4种不同的运算，需设置2个运算控制变量。设运算控制变量为S1和S0，可列出运算器的功能，如表6-16所示。 表6-16 运算器的功能 S1S0 功能 说明 10 11 A+B—A A-B—A A·B—A A⊕B—A A加B，结果送至R1 A减B，结果送至R2 A与C，结果送至R3 A异或D，结果送至R4 图6-121时序发生器结构框图 假定节拍脉冲信号用T1、T2、T3、T4表示，设该时序信号发生器产生的波形，如图6-122所示。 图6-122时序信号发生器产生的输出波形 3 设计指导 1)时钟电路（时钟源） 由于要求时序发生器的输入信号能在2MHz、1MHz、500kHz、250kHz这4种不同频率的方波信号之间进行选择，所以时钟电路应由信号源和分频电路两部分组成。为保证频率的稳定度和精度，信号源可选用石英晶体震荡器，而分频电路可用计数器实现。假定信号源用特定频率为4MHz的石英晶体(参见第6章6.2节)，分频电路采用4位二进制同步计数器74161，可设计出时钟电路，用信号源产生的4MHz的方波信号作为计数器74161的时钟脉冲，计数器输出Q0、Q1、Q2、Q3可分别提供2MHz（二分频）、1MHz（四分频）、500kHz（八分频）、250kHz（十六分频）这4种不同频率的方波信号。 2)时序信号产生电路 时序信号产生电路可由一个环形计数器构成，在实际应用中，环形计数器实际上就是一个最简单的移位寄存器，它把最后一个触发器的输出值移位到第一个触发器中和一个译码器逻辑电路组成。其作用是产生一组间隔和宽度相等或不相等的脉冲序列；辅以译码逻辑电路对环形计数器的输出信号进行译码，可产生所需要的节拍脉冲。假定采用4个D触发器构成循环移位寄存器，一个满足设计要求的时序信号产生电路如图6-127所示： 3)启停控制电路 系统接通电源并发出总清信号（RST1）后，时序信号产生电路会自动产生节拍脉冲信号Q1~ Q4。但是，仅在启动系统运行的情况下，才允许时序发生器发出系统工作所需的节拍脉冲T1~ T4。为此，需要由启停控制信号star_stop控制Q1~ Q4。启停控制电路的核心是一个运行标志触发器A，当运行标志触发器为“1”时，允许节拍脉冲Q1~ Q4发出，当运行标志触发器为“0”时，节拍脉冲Q1~ Q4被封锁。根据设计要求增加了启停控制电路的时序发生器原理图，如图6-123所示。 由于启动和停止信号都是随机发生的，因此，为了保证输出节拍脉冲信号的完整性，采用了“维持—阻塞型”电路。图6-123中，在运行标志触发器的下方加上一个R-S触发器， 并且用环形计数器的Q4作为运行标志触发器A的时钟信号，从而保证了时序信号发生器启动时从第一个节拍脉冲的前沿开始工作，停止时在第四个节拍脉冲的后沿终止工作。 图6-123时序发生器原理图 6.12.3数字系统设计课题三：设计一个具有三种信号灯的交通灯控制系统 1设计要求： 假设某个十字路口是由一条主干道和一条次干道汇合而成，在每个方向设置红绿黄三种信号灯，红灯亮禁止通行，绿灯亮允许通行。黄灯亮允许行驶中车辆有时间停靠到禁止线以外。用传感器检测车辆是否到来。其具体要求如下： (1) 主干道处于常允许通行状态，次干道有车来时才允许通行。 (2) 主次干道均有车时，两者交替允许通行，考虑到主次干道车辆数目的不同，主干道每次放行时间较长，次干道每次放行时间较短，当绿灯换成红灯时，黄灯需要亮一小段时间作为信号过度，以便车辆有时间停靠到禁止线以外。 (3) 要求主干道每次放行时间为45秒，次干道每次放行时间为25秒， (4) 每次主干道或次干道绿灯变红灯时，黄灯先亮5秒钟。 2 原理描述 根据设计要求和层次化设计思想，整个系统可分为定时模块、控制模块和信号灯译码模块。控制模块接受系统时钟信号clk和主次干道传感器信号A、B，定时模块向控制模块发出45秒（T45）、25秒(T25)、5秒(T5)定时信号，信号灯译码模块在控制模