数字电子技术基础第6篇课件第5版.pptVIP

74HC175为由CMOS边沿触发器构成的4位寄存器，其逻辑电路如图6.3.2所示。 1. MN的情况 74LS160功能表如下，其接线图如图6.3.22所示 例6.3.3 试用置零法由74LS161构成12 进制计数器，画出时序图。 可实现的电路为如图6.3.26（a）所示，其时序图为（b）所示 注：由于清零信号持续的时间很短，容易导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图6.3.27所示。 注：同步置零法的初态一定是S0，而置数法的初态可以使任何一个状态，只要跳过M－N个状态即可 b.若要实现的M进制（如31进制）不可分解成两个小于N的因数相乘，则要采用整体置零法或整体置数法构成 例6.3.7 试利用串行进位方式由74LS160构成24进制加法计数器 例6.3.8 试利用并行进位方式由74LS161构成32进制加法计数器。 四 、移位寄存器型计数器 设初态为1000,则其状态转换图为 图5.3.39为能自启动的环形计数器的电路,与图6.3.38所示电路相比，加了一个反馈逻辑电路。 则可画出它的状态转换图为 2. 扭环形计数器 图6.3.41为扭环形计数器（也叫约翰逊计数器），其D0=Q?3 为了实现自启动，则将电路修改成图6.3.42所示电路。 其状态转换表为 状态化简 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程 有效循环 1.环形计数器结构简单，不需另加译码电路；2.环形计数器的缺点是没有充分利用电路的状态。n位移位寄存器组成的环形计数器只用了n个状态，而电路共有2n个状态。 移位寄存器型计数器的结构可表示为图6.3.40所示的框图形式。 其反馈电路的表达式为 环形计数器是反馈函数中最简单的一种，其D0=Qn－1 图6.3.41 其状态转换图为 此电路不能自启动！！！ 图6.3.26 （a） （b） 图6.3.27 0 1 0 1 1 0 0 0 0 0 1 结论：至零信号宽度与输入计数脉冲高电平持续时间相等。 置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端D0D1D2D3的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。 b. 置数法： 有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。 置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由SM－1产生，而异步置数应由SM产生。 产生预置数信号的状态 初态 产生预置信号的状态 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 例6.3.4 利用置数法将十进制的74160接成六进制计数器。 解： 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据，而这时LD′=0的信号以稳定地建立了，提高了可靠性。 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Q3Q2Q1Q0 0000 0001 0010 0011 0100 1001 1 1 CLK 1 0 1 1 1 0 0 P350 习题6.15 下图是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。 解： 当A=1时 其状态转换图如下： 构成十二进制计数器 Q3Q2Q1Q0 当A=0时 其状态转换图如下： 构成十进制计数器 Q3Q2Q1Q0 例6.3.5 用集成异步二—五—十进制计数器74LS290接成六进制计数器（模六）。（不用其他元件）。已知74LS290的逻辑示意图和功能表。 74LS290功能表 74LS290逻辑示意图 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 首先将74LS290接成8421BCD码的十进制计数器，即将CLK1与Q0相连，CLK0作为外部计数脉冲CLK。 置零法构成六进制 74LS290具有异步清零功能 以下电路连接是否正确？ 警告:切不可将输出端相互短路！！ 这样接是正确的。 置9法构成六进制 Q3Q2Q1Q0 0000 0001 0010 0011 1001 74LS290具有异步