ESD Technology 经典资料(第四部分).docVIP

ESD Technology 经典资料 第五章 传输线触波产生器系统(TLPG System) 前言： 从对二次崩溃点的了解可知，二次崩溃电流(It2)代表了组件到达p-n接面所能承受的最大电流值，在过了此点后，组件就会出现永久性的破坏而有相当大的漏电电流，无法回复原来特性。由此可知，当以人体静电放电模型来对元件做防护能力测试时，组件所能承受的最大静电放电电流应大约相当于该组件的It2，由于在MIL-STD 883 Method 3015.7 [1]中定义了人体放电电阻的大小为1500奥姆，因此可知组件的最大ESD承受电压VESD为????(1) 其中Rdevice为组件电流在达 It2时的组件内阻值。若在实际静电放电模型的测试方式下，由于量到的 VESD已在二次崩溃点后，此时之组件接面已呈现导体性质，因此Rdevice几乎可以省略[2]。而从人体静电放电模型(HBM)来看，若把充电电压源的部份当作是提供定额能量的能源供应处，由能源供应处提供的能量送入待测组件，在不断提供更高的定额能量下，量测组件的电压/电流值，将可得到待测元件的完整电压/电流特性曲线，如图5.0-1所示。在这特性曲线中，可以得到所谓的二次崩溃点。 图5.0-1 在静电放电防护电路中，会设计一组用来做静电放电排放的防护组件，以有效地排放由静电放电所产生的电流。一些常见的静电放电防护电路已显示在图4.3-1中[3]，在这些防护电路中的防护组件，其运作原理大致可分为以下几种组件：逆偏二极管、双载子晶体管(Bipolar)、金氧半(MOS)组件以及硅控制整流器(Silicon-Controlled Rectifier, SCR)等。在这些静电放电保护电路中，大多是利用该组件工作在其一次崩溃(First Breakdown)区来排放ESD电流，元件在其一次崩溃区内仍不会被损伤，然而此崩溃区域是有其极限存在，这极限就是所谓的二次崩溃(Secondary Breakdown)的特性，当组件因为外加过压的(Overstress)电压或电流而进入二次崩溃区后，组件会造成永久性的损坏。　　至于用来量测二次崩溃电流的仪器设备方面，在1985年Intel公司之T. J. Maloney和N. Khurana首先利用传输线触波技术来量测组件之二次崩溃电流[4]，其设计上的原理及组装显示于图5.0-2及图5.0-3中。一方面为了要了解静电放电防护组件(ESD Protection Device)之物理特性，另一方面更为了能在芯片制作完成之初，即能先预测产品之静电放电的承受能力，以降低包装及测试成本并增加产品的研发效率，在先进的IC公司或半导体厂中，传输线触波产生器(TLPG, Transmission Line Pulse Generator)已被架设用来量测组件之二次崩溃点(Secondary Breakdown Point)，并和静电放电标准测试模式互相参照比较。由理论的探讨及实际的量测结果，可得知组件的ESD耐压能力与其二次崩溃点的电流成线性的正比关系，因此组件的二次崩溃电流(It2)，已被认定为静电放电防护能力的表示方式之一。 图5.0-2 图5.0-3 另一方面，深次微米CMOS集成电路因静电放电而损坏的情形越来越严重，传统的防护设计已不敷使用，必需要有新的防护设计才能使集成电路安全地被运送、测试及组装，而新的保护电路在测试的过程中，所遇到的最大问题不外乎时效与成本的考虑，一颗集成电路从晶圆生产，到芯片测试、切割、包装，然后才能检验其静电放电防护能力。若这集成电路之ESD防护能力不符合工业应用安全标准则需重新修改设计，这来回过程不知耗掉多少时间及金钱。为解决这时效性的问题以及降低研发成本，且又能有效地测试出集成电路的静电放电防护能力，传输线触波产生器(TLPG)的架设已成为ESD防护技术研发中的一项重要测量系统。由最近几年所刊登的国际论文中就可看出，在一些研究集成电路静电放电防护能力的文章中，已有许多研究论文是以二次崩溃电流做为判定ESD防护能力的实验数据，而能精确量测二次崩溃电流的工具，只有传输线触波产生器才能达成。目前，除了在先进的大公司(例如 Intel, TI…等)有这些自行组装的TLPG设备外，国内的IC及半导体厂尚无此种设备。鉴于要提升台湾本土在ESD方面的设计能力及实力，我们已在国立交通大学的集成电路及系统实验室(ICS Lab.)架设完成国内第一套这种传输线触波产生器(TLPG)系统，并已应用到组件的实际测试上。 传输线触波产生器量测系统(TLPG System) 传输线触波原理 传输线触波产生器(TLPG)的组装 传输线触波产生器的应用 TLPG的组装实例 5.1 传输线触波原理 在装设传输线触波产生器之前，必需对此设备之原理做