基于FPGAFIR数字滤波器设计与实现.docVIP

基于FPGAFIR数字滤波器设计与实现 　　摘要： 简要介绍了FIR数字滤波器的结构特点和基本原理，提出基于FPGA和DSP Builder的FIR数字滤波器的基本设计流程和实现方案。在Matlab/Simulink环境下，采用DSP Builder模块搭建FIR模型，根据FDATool工具对FIR滤波器进行了设计，然后进行系统级仿真和ModelSim功能仿真，其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中，从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图，结果符合预期。 　　关键词： FPGA； DSP Builder； FIR数字滤波器； ModelSim功能仿真 　　中图分类号： TN911?34 文献标识码： A 文章编号： 1004?373X（2013）14?0123?04 　　Design and implementation of FIR digital filter based on FPGA 　　SHAN Wen?jun， ZHOU Xue?chun， LI Wen?hua 　　（China Flight Test Establishment， Xi’an 710089， China） 　　Abstract： The structure feature and the basic principle of FIR digital filter is introduced briefly. The basic design process and implementation scheme of the FIR digital filter based on FPGA and DSP Builder is proposed in this paper. FIR model is structured with DSP Builder module in the Matlab/Simulink environment. The FIR digital filter is designed according to the FDATool. The system level simulation and ModelSim function simulation were completed. The simulation results show that the filter has excellent effect. The model is converted to VHDL language through SingalCompiler and added to FPGA hardware design. The real?time waveform graph of the FIR digital filter was received by the virtual logic analysis tool SignalTapⅡ in QuartusⅡ. The results conform to the expected requirement. 　　Keywords： FPGA； DSP Builder； FIR digital filter； ModelSim function simulation 　　在信息信号处理过程中，数字滤波器是信号处理中使用最广泛的一种方法。通过滤波运算，将一组输入数据序列转变为另一组输出数据序列，从而实现时域或频域中信号属性的改变[1]。常用的数字滤波器可分为有限脉冲响应（FIR）滤波器和无限脉冲响应（IIR）滤波器两种。其中，FIR数字滤波器具有严格的线性相位[2]，而且非递归结构也保证了运算的稳定性。在实时性要求比较高的应用场合，采用可编程芯片FPGA加以实现，相比于DSP芯片或专??芯片的实现方法，具有高速、高精度、高灵活性的优点[3]。本文在采取了一种基于FPGA和DSP Builder的方法设计FIR数字滤波器时，采用了层次化、模块化的设计思想，遵循DSP Builder的设计开发流程，在Matlab/Simulink中建立模型并进行系统级仿真，再进行Verilog语言转换，ModelSim仿真验证无误后实现了FIR数字滤波器的实时测试。 　　1 FIR数字滤波器的基本原理及结构 　　对于一个FIR滤波器系统，它的冲击响应总是有限长的，其系统函数可以记为： 　　（1） 　　该数学表达式可用差分方程来表示： 　　（2） 　　式中：是输入采样序列；是滤波器系数；是滤波器阶数；表示滤波器的输出序列。 　　图1为