基于多FPGA片上网络模拟平台设计和实现.docVIP

基于多FPGA片上网络模拟平台设计和实现 　　摘要：针对片上网络的设计和优化问题，提出了一种基于多FPGA的片上网络模拟平台结构，用于加速片上网络的功能验证和性能评估.通过层次化设计和分布式流量管理器等技术，有效地提高了系统的灵活性，加速了片上网络的设计空间搜索.实验结果表明，多FPGA模拟平台不仅相对于传统的软件仿真具有500～10 000倍的加速比，与其他片上网络模拟平台相比也具有明显的速度优势. 　　关键词：现场可编程门阵列（FPGA）；模拟平台；片上网络；软硬件 　　中图分类号：TN402 文献标识码：A 　　随着应用的发展和芯片制造水平的提高，片上系统单位面积上计算核心的数量呈现出近似指数的增长趋势[1].进入65 nm工艺后，片上连线延时的比重迅速上升，甚至超过逻辑延时，这导致基于总线的传统互连结构无法满足复杂系统芯片的设计需求[2].高性能的系统级芯片强调良好的逻辑和物理局部性，以降低芯片的全局连线延时.片上网络（NetworksonChip）相对于总线具有良好的伸缩性和能量效率，能够有效地缓解全局连线在深亚微米工艺条件下所引入的延时和功耗等问题，因而被认为是一种适合未来多核系统芯片大规模扩展的片上互连和通信结构[3]. 　　片上网络拥有庞大的设计空间，其研发周期覆盖拓扑结构、路由算法、交换策略、流控制机制、服务质量、通信协议和网络接口等多个方面的设计和实现问题[4].因此如何快速地验证片上网络硬件结构的功能，并准确地评估其性能和实现开销成为设计者面临的严峻挑战.基于FPGA的硬件模拟技术[5-7]相对于典型的软件仿真技术[8-9]具有明显的速度优势，尤其适合大规模片上网络设计空间的深度搜索. 　　现有的片上网络FPGA模拟平台大多采用片上微处理器，配合专用的硬件功能单元，为目标网络产生模拟环境中所需要的各种流量模型[5].这种方法实现复杂，硬件资源开销较大，且模拟平台的性能往往受到流量模型的制约[6]，缺乏设计和移植的灵活性.针对这一点，本文提出并实现了一种基于多FPGA的高性能片上网络模拟平台结构，采用了层次化设计和软件可重构的分布式流量管理器等技术，降低了系统硬件设计的复杂度，减小了流量管理???统与片上网络内核的耦合度，大大提高了片上网络功能验证和性能评估的灵活性. 　　湖南大学学报（自然科学版）2013年 　　第6期赵淳等：基于多FPGA的片上网络模拟平台设计和实现 　　1 片上网络模拟平台 　　片上网络模拟平台的系统结构框架如图1所示，包括上位机和基于多FPGA的原型验证引擎两大部分，两者之间可以通过PCIe，Ethernet等接口实现高速的数据交换.模拟平台自顶向下可以划分为系统软件层、软/硬件接口层和硬件结构层3个抽象层次，为结构设计者提供一套完整的多目标、自动化片上网络功能验证和性能评估环境. 　　硬件结构层主要包括多片多种形式互连（普通单端、LVDS和千兆级高速串行总线等）的大容量FPGA芯片，为系统中的硬件功能单元提供充足的实现空间.完整的片上网络硬件原型包括网络内核、片间网络接口、分布式片上流量管理器和中央控制器等模块.用户可以通过每颗FPGA芯片上实现的中央控制器，利用系统应用层的软件服务，直接对流量管理器进行读/写操作，完成对其功能的软重构.软/硬件接口层由设备（PCIe、Ethernet）驱动程序构成，为上层软件提供了一组可扩展的专用API，将上层的软件服务映射为对底层硬件的访问操作，保证系统软件层和硬件结构层之间的正确交互.系统应用层包括在上位机运行的基于高级语言（SystemC）的仿真引擎[10]和基于脚本语言的控制引擎.其中仿真引擎用于产生下载到流量管理器的模型信息，以及分析处理由流量管理器读回的统计信息；控制引擎则用于控制整个模拟流程，协调和管理各部分系统应用软件功能，以及发起和终止用户对底层硬件的访问操作等. 　　2流量管理器软/硬件实现 　　在片上网络的功能验证和性能评估过程中，流量的产生、收集和分析处理一直都是设计者所面临的最棘手的问题.如何设计结构简单，灵活度高的片上流量管理器，以实现对片上网络全面的功能覆盖和大范围的设计空间搜索，成为整个模拟平台的设计重点和难点.为了提高平台的效率和灵活性，避免网表文件的反复生成和下载，本文设计了软件可重构的分布式片上流量管理器，通过软件配置和控制指令解析的方式为片上网络提供丰富的流量模型. 　　2.1流量管理器和中央控制器 　　流量管理器作为片上网络的终端功能单元，模拟实际系统中的计算资源节点，按照一定的时间和空间分布规律产生并向网络注入数据，同时接收并校验由其他终端发往本地的数据.流量管理器包括两组单向的总线接口.其中用户接口用于连接片上网络中央控制器，为用户提供“控制指令”的下载和“状态数据”回