电工电子技术(第二版)第14章触发器和时序逻辑电路.ppt

电工电子技术(第二版)第14章触发器和时序逻辑电路.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
14.6 555定时器及应用 图14.20 TTL型555定时器 14.6 555定时器及应用 2. 555定时器的功能 C1和C2为两个电压比较器,它们的基准电压为UCC经3个5kΩ电阻分压后提供。C1的同相输入端电压UI1+=2/3UCC和C2的反相输入端电压UI2-=1/3UCC,当将输入电压分别加到复位控制端TH和置位控制端TR时,它们将与UI1+和UI2-进行比较以决定电压比较器C1、C2的输出,从而确定RS触发器及放电三极管VT的工作状态。其功能表见表14.9。 14.6.2 555定时器组成中的施密特触发器 14.6 555定时器及应用 1.电路结构 用555定时器组成的施密特触发器可以把不规则输入波形变为良好的矩形波信号,电路如图14.21所示。将555定时器的复位控制端6与置位控制端2相连作为输入端,3脚为输出端,通常外接0.01μF电容。 图14.20 TTL型555定时器 2.工作原理 下面参照如图14.22所示的波形分析施密特触发器的工作原理。 图14.23所示为图14.21所示电路的电压传输特性,由该特性可知,该电路具有反相输出特性。 14.6 555定时器及应用 图14.22施密特触发器波形图 图14.23 TTL型555定时器 14.6.3 555定时器组成中的单稳态触发器 14.6 555定时器及应用 1.电路结构 单稳态触发器是一种只有一个稳定状态的电路,如果没有外加输入信号的变化,电路将保持这一稳定状态。当受到外加触发脉冲的作用,电路能够从稳定状态翻转到一种与其相反的状态,电路将在这一状态维持一定时间,依靠电路自身的作用,电路将自动返回到稳定状态。因为与稳定状态相反的状态不能长久保持,所以把它称为暂稳状态。用555定时器组成的单稳态触发器电路如图14.24所示。R和C为外接定时元件,将555定时器的复位控制端6与放电端7相连并接定时元件,置位控制端2作为触发器输入端,控制电压端5不用,通常外接0.01μF电容。 图14.24 单稳态触发器电路 14.6 555定时器及应用 2.工作原理 下面参照图14.25所示的波形分析单稳态触发器的工作原理。 (1)稳定状态 (2)触发进入暂稳态 (3)自动返回到稳定状态 图14.25 单稳态触发器波形图 14.6.4 555定时器组成中的多谐振荡器 14.6 555定时器及应用 1.电路结构 用555定时器组成的多谐振荡器电路,如图14.26所示。R1、R2和C为外接定时元件,电路没有输入端。将555定时器的复位控制端6与置位控制端2相连并接到电容上,R1和R2的接点与放电端7相连,控制电压端5不用,通常外接0.01μF电容。 图14.26 多谐振荡器电路 14.6 555定时器及应用 2.工作原理 下面参照图14.27所示的波形分析多谐振荡器的工作原理。 接通电源后,UCC经过R1和R2对电容C充电,uC上升。当uC≥2/3UCC时,电压比较器C1和C2输出分别为uC1=0,uC2=1,基本RS触发器置0,Q=0,Q=1,这时输出uo跃到低电平。与此同时,放电管VT导通,电容C经电阻R2和放电管VT放电,电路进入暂稳态。 图14.27 多谐振荡器形图波 小 结 详见310页 详见311页 习 题 14.6 555定时器及应用 * 电工电子技术 (第二版) 邢江勇?主编 第14章 触发器和时序逻辑电路 1. RS触发器、JK触发器、D触发器。 2.计数器、寄存器。 3. 555定时器。 知识点: 要求掌握: 1.基本RS触发器和可控RS触发器的电路结构和工作原理。 2. JK触发器的电路结构和工作原理。 3.计数器、寄存器的电路结构和工作原理。 了解: 1. 555定时器电路结构、工作原理及其应用。 2. D触发器的电路结构和工作原理。 时序逻辑电路在任意时刻的输出状态不仅取决于当时的输入状态,而且还与电路的原来状态有关。组成时序逻辑电路的基本单元是触发器,触发器具有记忆功能。本章首先介绍RS触发器、JK触发器、D触发器;在此基础上介绍数字计数器和寄存器;最后介绍555定时器的工作原理并通过实例说明其用途。 第14章 触发器和时序逻辑电路 14.1 RS 触发器 触发器(flip flop,FF)是能存储一个“0”和“1”的基本存储单元电路。它和逻辑门一样,是数字系统中的基本逻辑单元。图14.1为触发器的框图,它有一个或多个输入,两个互反的输出Q和Q。当Q=1、Q=0时,触发器处于“1”态;Q=0、Q=1时,称触发器处于“0”态。通常用Q端的状态表示触发器的状态。 触发器有以下两个基本特点。

文档评论(0)

autohhh + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档