嵌入式计算机工程化设计分析(共字).docVIP

嵌入式计算机工程化设计分析(共4295字) 1引言 某控制管理系统主要用于收集外部传感器数据及控制数据,对数据进行分析处理及逻辑判断,最后向外部设备输出处理后的数据及控制指令。系统中嵌入式计算机模块的主要任务是处理外部通信接口的大量数据收发,数据及控制逻辑处理任务相对简单。嵌入式计算机要求具备异步串口、网络接口、离散量接口等资源,满足控制任务的实时性要求,便于应用软件的研制、维护及升级并且能够适用于恶劣的使用环境。传统嵌入式计算机中的应用软件与系统软件联合编译、统一加载,不便于工程应用。为满足某控制管理系统的功能及工程化需求,对传统嵌入式计算机系统软件进行了改进,给出了采用MPC8265处理器[1]实现该嵌入式计算机的设计方案,指出了工程应用中的设计要点。 2硬件设计 整个嵌入式计算机系统的硬件功能模块主要由电源、时钟、复位电路、中央处理器、FPGA、接口电路和存储系统等部分组成。FPGA主要实现模块的控制逻辑、LBE总线逻辑及部分外围资源,比如串口、双口等;接口电路主要实现模块内外接口信号的隔离及信号电平的变换以及串口和网口等。各硬件功能模块的组成及设计要点与其他嵌入式计算机类似,下面对主要功能模块的设计进行说明。 (1)中央处理器 中央处理器选用MPC8265芯片,工作频率为150~300MHz,内核电压为1.7~2.2V。中央处理器的电路设计主要包括对一些关键信号的端接处理、处理器工作电源的分配及滤波、工作频率设置电路及调试接口设计等。在工程应用设计过程中,由于该控制管理系统的工作环境温度范围要求较宽,为保证中央处理器在高温环境中运行的可靠性,处理器设定的工作频率应低于最高值,比如200MHz;为提高中央处理器在低温环境中运行的稳定性,处理器的内核电压应设置为可选范围的上限电压值,比如200MHz的主频,内核电压值应设定为1.9V。 (2)时钟设计 计算机中存在3种时钟频率,分别为计算机系统外部总线使用的100MHz时钟、网络接口电路使用的25MHz时钟以及异步串行接口使用的14.7456MHz时钟。其中100MHz是主时钟信号,采用全局时钟的设计原则,经CY2305芯片驱动后,输出给MPC8265器件和SDRAM器件。由于MPC8265器件和SDRAM器件MT48LC8M32的建立、保持时间存在差异,因此,两者的输入时钟信号时序需进行控制,最为简便的方法是控制时钟信号的传输距离。工程应用中,根据MPC8265器件和MT48LC8M32器件的建立、保持时间要求,同时结合印制板的布线面积以及所使用的FR4材料,最终要求输入MPC8265的时钟信号线需要比输入MT48LC8M32的长约15cm。 (3)复位设计 复位设计包括加电复位、手动复位、COP接口复位和看门狗复位等设计,复位控制逻辑统一处理所有输入的复位电路信号,并且实现对硬件配置字的访问。在实际工程应用中,MPC8265硬件配置字一般不会改变,因此,为了简化设计,提高生产效率,直接把硬件配置字配置在FPGA逻辑中,从而略去生产过程中的硬件配置字烧写步骤。 (4)存储器系统 存储器系统包括SDRAM存储器、程序存储器、数据存储器和双口存储器。SDRAM存储器分配在存储空间的低端。在系统运行中被划分成3个功能区,即操作系统驻留区、应用程序驻留区、保留区。程序存储器分配在存储空间的高端,程序存储器分为系统程序区和用户程序区。系统程序区用于保存系统程序,包括操作系统、底层测试与监控软件等程序。用户程序区用于保存用户应用程序。数据存储器和双口存储器分别分布在存储空间的高端和中端。在工程应用中,为了实现系统软件和用户软件完全独立的设计和开发,存储器系统必须为系统软件和用户软件提供完全独立的存储区域和运行区域。 (5)总线接口设计 计算机系统采用32位机载航空计算机系统(LBE)总线作为对外总线接口。LBE总线与处理器总线间的桥接逻辑采用FPGA实现,主要包括地址和数据信号的处理单元、信号的时序同步单元和控制信号逻辑实现单元。数据和地址信号处理单元用于实现处理器及LBE总线间数据和地址信号的转换、缓冲、输入输出控制等。数据总线处理单元包括数据缓冲、字节交换、字节选择输出等模块,支持对外部存储器的对齐与不对齐的字、半字等动态数据宽度的读写操作以及突发传输等。时序同步单元用于对控制信号逻辑单元产生的控制信号、数据信号处理单元产生的数据信号和地址信号处理单元产生的地址信号进行时序控制。时序同步单元功能分为两部分,可以分别按照处理器总线和LBE总线的时序要求完成同步控制。控制信号逻辑单元用于实现对处理器及LBE总线间的所有控制信号的转换和访问模式的转换,以及地址译码控制信号的产生等