硬件课程的设计的讲义.ppt

* 计算机硬件课程设计 袁静波 东北大学秦皇岛分校 一、实 验 设 备 硬件 PC机 软件 Xilinx ISE 8.1 ModelSim 二、模型机设计 确定设计总要求 设计整机逻辑框图 设计指令系统 设计指令执行流程 设计微操作控制信号 编写VHDL源程序 仿 真 测 试 总线结构:单总线，数据总线位数16位、地址总线16位； 存储器:内存容量64K*16bit 控制器:用硬联线控制器实现26位微操作控制信号 运算器:单累加器，实现加、减等8种操作 外设： 输入：用开关输入二进制量 输出：7段数码管和LED显示 指令系统规模：64条指令，7种类型，5种寻址方式 设计总要求 整机逻辑框图 芯片引脚 设计指令系统 指令类型: 算术/逻辑运算指令 移位指令 数据传送指令 MOV R? A 将A中的值送入R?中 程序跳转控制类指令 JC MM 当进位标志R_CY=1时,跳转到MM地址 JZ MM 当零标志R_Z=1时,跳转到MM地址 存储器操作指令 MOV MM,A 将A中的值送入存储器MM地址中 输入/输出指令 1：立即数寻址 如：MOV A, #II 将立即数II送入累加器A中 3：寄存器间接寻址： @ R? （R?中存放的是操作数地址） 4：存储器直接寻址： EM （存储器地址，8位二进制） 5：累加器寻址 ： A 2：寄存器直接寻址 如：MOV A， R？ 将寄存器R?的值送到累加器A中 第1个字节 操作码及R?选择 011100 R? 00 或 01 或 10 或 11 指令操作数寻址方式及其编码 第1个字节 第2个字节 操作码 8位立即数II 011111 XX 如 26模型机指令系统 确定微操作控制信号及其实现方法 XRD ： 外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR： 程序存储器EM写信号。 EMRD： 程序存储器EM读信号。 PCOE： 将程序计数器PC的值送到地址总线ABUS上(MAR)。 EMEN： 将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN： 将程序存储器EM读出的数据打入指令寄存器IR。 EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 FSTC：进位置1，CY=1 FCLC：进位置0，CY=0 MAREN：将地址总线ABUS上的地址打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 STEN： 将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD： 读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR： 写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN： 决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN： 将标志位存入ALU内部的标志寄存器。 WEN： 将数据总线DBUS的值打入工作寄存器W中。 AEN： 将数据总线DBUS的值打入累加器A中。 21-23: X2~ X0 ： X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。 24-26: S2~ S0 ： S2、S1、S0三位组合决定ALU做何种运算。 CPU逻辑框图 RRD R3 DBUS数据总线 111 RRD=’0’ 111 RRD=’0’ . . . STEN 101 011 001 010 000 IBUS指令总线 X2 X1 X0, 总线控制 IREN S2 S1 S0 AEN INT_CODE ICEN WEN EMWR EMEN EMRD MAREN PCOE ELP OUTEN RRD RWR portout keyin ST IA PC MAR EM 主存储器 W工作寄存器 2:1选通器 A累加器 IR T直通门 L左移 R右移 操作 控制器 R0 Display Input ABUS地址总线 100 110 RWR ALU 控制信号安排 寄存器组 移位寄存器 操作信号 中断信号 堆栈寄存器 中断向量寄存器 D直送 F寄存器 设计指令执行流程 根据模型机结构图设计指令系统中每条指令的执行流程. 一条指令从内存取出到执行完,需要若干个及其周期. 任何指令的第一个机器周期都是“取指令周期” 防止微操作之间有时序冲突 哪些微操作信息可以放到同周期 哪些微操作信息不可以放到同周期 DBUS,ABU