数字钟设计报告-1.docVIP

设 计 报 告 课程名称 在系统编程技术 任课教师 査长军 设计题目 数字时钟 班级 09通信（1）班 姓名 施凯 学号 0905074024 日期 2011-5-30 数字时钟设计 一、题目分析 1、功能介绍 1）具有时、分、秒计数显示功能，以24小时循环计时。 2）时钟计数显示时有LED灯的花样显示。 3）具有调节小时、分钟、秒及清零的功能。 4）具有整点报时功能。 2、性能指标及功能设计 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分 ——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。 二 选择方案 本设计主要分为四个模块：时模块，分模块，秒模块，花样显示模块。 小时模块：小时的显示和手动调时。 分钟模块：分钟的显示和手动调分。 秒模块：秒显示。 主模块：主程序。还有花样显示，即根据进位情况，LED不停的闪烁，从而产生“花样”信号。 三 数字钟设计的电路原理图 图3.3 24进制数字钟的电路图 四 细化框图 4 根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。 五 编写应用程序并仿真 1．建立波形文件：选择File-New，选择Vector Waveform File，单击OK。 2．选择Edit-End Time选项，设定仿真时间宽度。 3．双击Name下的空白处，弹出Insert Nod or Bus对话框，单击Node Finder。 4．选定各个选择项。 5．单击OK，完成引脚输入。 6．加上输入信号后波形文件存盘。 图5.1 波形 ７．运行仿真器。在Processing菜单下选择StartSimulation项，直到Simulator was successful出现，仿真结束。完成波形如图所示。 步骤5：引脚锁定 选择Assign(Pin\Location\Chip，在跳出的窗口中的Node Name栏中用键盘输入半加器的端口名，如a、b等。如果输入的端口名正确，在右侧的Pin Type栏将显示该信号 图5.2 仿真结果 六、总结 经过几周EDA实验的学习，我们已经掌握了EDA实验的基本操作。在编写时可以相互借鉴，这样可以节省一定的时间，尤其是24进制的处理上，我们采用了简单的方法即可完成多个功能的顺利实现。此次设计虽然完成了基本要求但是可以做很多的拓展，这是在以后可以改进的地方。可以说这次设计的代码我是写不出来的，是从网上查的，然后再自己看懂。这也是一个学习的过程。实验也让我们对EDA课程的内容有了更加深入的了解。最后感谢査老师对我们的指导，以及同学们对我的帮助，使得实验能够顺利完成的基础上学习了更多。 七 参考文献沈明山编著EDA技术及可编程器件应用实训北京：科学出版社李衍编著EDA技术入门与提高王行西安：西安电子科技大学出版社侯继红,李向东主编EDA实用技术教程北京：中国电力出版社 2、分 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY minute IS PORT(clk,clk1,reset,sethour:IN STD_LOGIC; enhour:OUT STD_LOGIC; daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END ENTITY minute ; ARCHITECTURE fun OF m